一种高效并行GCM实现方法
    21.
    发明授权

    公开(公告)号:CN111064563B

    公开(公告)日:2023-04-07

    申请号:CN201911272368.2

    申请日:2019-12-12

    Abstract: 本发明涉及一种高效并行GCM模块,其中,包括:运算调度模块、n个加解密模块、乘法核模块和参数配置模块;运算调度模块对多个加解密模块进行管理,包括预设各个加解密模块的初始加密数据,启动加解密模块运算,将加密结果依次传输到乘法核模块;n个加解密模块进行分组数据加解密,并输出密文和明文;乘法核模块根据附加信息A和密文C,产生鉴别标识T,用于指示根据GCM模式经加密的消息是否可信;参数配置模块根据GCM运算速率配置加解密模块的数量及乘法核运算速率。本发明的目的是提供一种高效GCM模块方式,该实现方式可根据GCM加解密速率要求配置加解密模块的数量和乘法核的运算速率,实现速度与面积的动态调整。

    一种基于FPGA存算一体架构的高速并行存储方法

    公开(公告)号:CN111813709A

    公开(公告)日:2020-10-23

    申请号:CN202010707388.4

    申请日:2020-07-21

    Abstract: 本发明涉及一种基于FPGA存算一体架构的高速并行存储方法,包括:进行FPGA通道编号处理,包括初始状态的通道编号处理和动态变化的通道编号处理,顺序遍历所有通道,采用通道编号方法按序逐个编号,并把映射表保存在寄存器中;进行存储空间块重组,包括:将多个存储介质划分成大小相同的片,该片是页的整数倍,且与主机通道处理数据块大小一致,进行块的地址映射,将数据地址LBA转换成存储空间重组后的地址;地址映射使用两级地址,一级地址表示所在的存储通道,二级地址则表示特定存储通道连接的存储介质的位置,通过两级地址的组合,进行存储空间的寻址;在动态扩容处理时,将关键状态信息保存在寄存器中,用于后期地址映射。

Patent Agency Ranking