公开(公告)号：CN104267638A

公开(公告)日：2015-01-07

申请号：CN201410484193.2

申请日：2014-09-19

Applicant: 北京空间机电研究所

Inventor： 倪建军 ,  赵建伟 ,  王建宇 ,  于双江 ,  荣鹏 ,  张磊 ,  林为秀 ,  闫静纯 ,  苏浩航 ,  程甘霖 ,  郭宇琨

IPC: G05B19/042

CPC classification number: G05B19/042

Abstract: 本发明公开了一种基于时钟管理器和FPGA的串行/解串器时钟源，其工作原理为：FPGA接收背板传输来的主备份时钟信号，由于所采用时钟管理器本身的特点，上电后，FPGA可以输出主备份的时钟信号给第一时钟管理器和第二时钟管理器，第一时钟管理器和第二时钟管理器配置成功后，可以输出同相或不同相位频率的时钟，本发明中FPGA输出8路时钟信号给SerDes，第一时钟管理器和第二时钟管理器输出共8路时钟信号给SerDes，FPGA输出的时钟与两片时钟管理器输出的时钟构成主备份关系，实际工作中可以根据调试结果选择最终的时钟来源，方便设计的灵活性、提高设计的可靠性。