公开(公告)号：CN100561752C

公开(公告)日：2009-11-18

申请号：CN200710176207.4

申请日：2007-10-23

Applicant: 北京大学

Inventor： 张盛东 ,  李定宇 ,  陈文新 ,  韩汝琦

IPC: H01L29/786 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明提供一种准双栅MOS晶体管及其制备方法，属于半导体集成电路制造技术领域。该准双栅MOS晶体管的特征在于，包括一在半导体衬底之上的埋置绝缘层，所述埋置绝缘层呈凹形结构；半导体源区和漏区分别嵌入所述凹形结构埋置绝缘层的两个突起内侧，而沟道区位于埋置绝缘层中央凹陷处，所述半导体沟道区两端分别与所述源区和漏区相连；栅介质层位于半导体沟道区之上；栅电极位于栅介质层之上；栅电极侧墙介质层位于栅电极两侧，所述沟道区的上部轻掺杂或未掺杂，其下部重掺杂；准栅电极通过接触孔与沟道区的重掺杂区相连。与现有类似的准双栅MOS晶体管相比，本发明MOS晶体管的偏置电压所受限制减小，寄生效应也大为降低。

公开(公告)号：CN100550326C

公开(公告)日：2009-10-14

申请号：CN200710176291.X

申请日：2007-10-24

Applicant: 北京大学

Inventor： 张盛东 ,  李定宇 ,  陈文新 ,  韩汝琦

IPC: H01L21/336

Abstract: 本发明公开了一种制作FinFET晶体管的方法，是选用晶向为(110)的SOI(semiconductor on insulator)晶片为衬底材料，用各向异性的腐蚀方法腐蚀该SOI材料的半导体层形成一侧面光滑且垂直于表面的半导体条，并对该半导体条的中间部分进行重掺杂。然后以该半导体条为衬底，从两侧选择外延生长一半导体膜，再利用重、轻掺杂材料之间足够大的腐蚀选择比，腐蚀掉半导体条的重掺杂区域，留下半导体条的两端和外延层，便形成所需的超薄Fin体。在该Fin体上生长栅介质和栅电极，再进行常规CMOS后道工序，即得到FinFET晶体管。

公开(公告)号：CN100389501C

公开(公告)日：2008-05-21

申请号：CN200510130001.9

申请日：2005-12-08

Applicant: 北京大学

Inventor： 李定宇 ,  孙雷 ,  张盛东 ,  刘晓彦 ,  韩汝琦

IPC: H01L29/812 ,  H01L21/338

Abstract: 本发明提供了一种新结构的肖特基势垒MOS晶体管，其特征在于所述MOS晶体管的源区和漏区分别由两层金属或金属与半导体形成的化合物材料构成。该双层源漏肖特基势垒MOS晶体管的制作方法和传统的肖特基势垒MOS晶体管的制作工艺相兼容，只是在工艺过程中增加了一步低能离子注入，器件的性能却得到了极大的提高。本发明的肖特基势垒MOS晶体管由于其源漏具有双层结构，可以获得两种肖特基势垒高度，既可提高器件的开态电流又可减小关态电流，且在半导体薄膜很厚的情况下器件的性能并不会产生大的退化。

公开(公告)号：CN1731570A

公开(公告)日：2006-02-08

申请号：CN200510086324.2

申请日：2005-08-31

Applicant: 北京大学

Inventor： 张盛东 ,  李定宇 ,  柯伟 ,  孙雷 ,  韩汝琦

IPC: H01L21/336

Abstract: 本发明公开了一种制备源漏位于绝缘层上的MOSFET晶体管的方法，是通过扩散或离子注入以及外延工艺，在半导体衬底表面形成低掺杂层，并在其下形成高掺杂的隐埋层，再利用对掺杂的选择腐蚀技术将源漏底下的高掺杂区腐蚀掉，之后用介质填充腐蚀后留下的孔洞，形成源漏下的绝缘层，从而实现源漏位于绝缘层上的MOSFET晶体管。本发明的制备方法和传统CMOS工艺相兼容，制备出的器件结合了纳米MOSFET器件制作工艺的两种新技术的优点，具有较高的实用价值，有望在未来的纳米集成电路中得到应用。