-
公开(公告)号：CN101847633B
公开(公告)日：2011-10-26
申请号：CN201010163416.7
申请日：2010-05-05
Applicant: 北京大学
IPC: H01L27/04 , H01L29/74 , H01L21/77 , H01L21/332
CPC classification number: H01L29/87 , H01L27/0262 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了一种静电保护器件及其制备方法，属于CMOS超大规模集成电路(ULSI)技术领域。本发明包括一SCR结构，为硅衬底上的N阱和P阱中分别进行P型注入和N型注入的横向PNPN结构，其中，在N阱中的P型掺杂作为器件的阳极，P阱中的N型掺杂作为器件的阴极。在该SCR结构中，在N阱中注入N型掺杂作为一电阻引出端，在P阱中注入P型掺杂作为电阻的另一引出端，上述两引出端通过电阻相连。本发明通过电阻将SCR结构的N阱引出端和P阱引出端相连，实现低触发电压的SCR结构。该SCR结构面积小，集成度高，且本发明和现有CMOS工艺完全兼容，工艺制备简单，最大程度降低了成本。
-
公开(公告)号：CN102194849A
公开(公告)日：2011-09-21
申请号：CN201010124705.6
申请日：2010-03-12
Applicant: 北京大学
IPC: H01L27/24
CPC classification number: G11C11/5621
Abstract: 本发明公开了一种多位快闪存储器，包括衬底、源端和漏端，以及依次层叠在沟道之上的遂穿氧化层、多晶硅浮栅(对应于浮栅型闪存)或氮化硅陷阱层(对应于分离陷阱型闪存)、阻挡氧化层、金属下电极、阻变材料层和金属上电极。其中金属下电极在读取时，通过外面串联的电阻接地，使得阻变材料层起到明显的分压效果。本发明以现有的快闪存储单元为基本架构，融入了阻变材料存储单元，与当前的主流闪存制备工艺兼相兼容，并在很大程度上提高了单位面积上的存储密度。
-
公开(公告)号：CN101562229B
公开(公告)日：2011-01-26
申请号：CN200910085134.7
申请日：2009-06-02
Applicant: 北京大学
Abstract: 本发明公开了一种阻变存储器，属于超大规模集成电路技术领域。本发明阻变存储器包括衬底，衬底上的下电极，下电极上的隔离层，嵌入隔离层中的功能层，和功能层上的上电极，其特征在于，所述功能层为硅氧化物SiOx层，其中0.5≤x＜2，优选地，1≤x≤1.3。功能层的厚度优选不超过50nm。下电极可以是钨电极或铂电极。隔离层可以是SiN或SiON层。上电极可以是铜电极或银电极。优选地，上电极表面具有上电极保护层。本发明所涉及的材料和制备方法和传统CMOS后端工艺完全兼容，变阻器件能够在传统CMOS工艺线上形成，在三维集成、高性能或低压低功耗的存储器方面，都具有很高的应用价值。
-
公开(公告)号：CN101847633A
公开(公告)日：2010-09-29
申请号：CN201010163416.7
申请日：2010-05-05
Applicant: 北京大学
IPC: H01L27/04 , H01L29/74 , H01L21/77 , H01L21/332
CPC classification number: H01L29/87 , H01L27/0262 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了一种静电保护器件及其制备方法，属于CMOS超大规模集成电路(ULSI)技术领域。本发明包括一SCR结构，为硅衬底上的N阱和P阱中分别进行P型注入和N型注入的横向PNPN结构，其中，在N阱中的P型掺杂作为器件的阳极，P阱中的N型掺杂作为器件的阴极。在该SCR结构中，在N阱中注入N型掺杂作为一电阻引出端，在P阱中注入P型掺杂作为电阻的另一引出端，上述两引出端通过电阻相连。本发明通过电阻将SCR结构的N阱引出端和P阱引出端相连，实现低触发电压的SCR结构。该SCR结构面积小，集成度高，且本发明和现有CMOS工艺完全兼容，工艺制备简单，最大程度降低了成本。
-
公开(公告)号：CN101266930B
公开(公告)日：2010-06-23
申请号：CN200810103871.0
申请日：2008-04-11
Applicant: 北京大学
IPC: H01L21/336
Abstract: 本发明公开了一种横向双扩散场效应晶体管的制备方法，属于场效应晶体管的制备领域，该方法完全采用标准CMOS工艺来制备LDMOS的办法，仅仅需要通过如下版图设计来实现LDMOS，即定义有源区版以形成LDMOS器件的体引出区、源区、漏区、沟道区和漂移区，并定义栅区线条版；源区、栅区和漏区采用重掺杂注入版形成；漂移区位于漏区和沟道区之间；体区引出和源区一起接地；采用N阱的版图以形成N型LDMOS的低掺杂漂移区，或P阱的版图形成P型LDMOS的低掺杂漂移区；并采用硅化阻止版防止漂移区被硅化；源区、漏区和栅区设计和常规的MOS相同。本发明对于任何标准工艺均有效，最大程度的降低了成本，拓展了标准工艺制备特殊器件的能力。
-
Patent Agency Ranking
公开(公告)号：CN101562229A
公开(公告)日：2009-10-21
申请号：CN200910085134.7
申请日：2009-06-02
Applicant: 北京大学
Abstract: 本发明公开了一种阻变存储器，属于超大规模集成电路技术领域。本发明阻变存储器包括衬底，衬底上的下电极，下电极上的隔离层，嵌入隔离层中的功能层，和功能层上的上电极，其特征在于，所述功能层为硅氧化物SiOx层，其中0.5≤x＜2，优选地，1≤x≤1.3。功能层的厚度优选不超过50nm。下电极可以是钨电极或铂电极。隔离层可以是SiN或SiON层。上电极可以是铜电极或银电极。优选地，上电极表面具有上电极保护层。本发明所涉及的材料和制备方法和传统CMOS后端工艺完全兼容，变阻器件能够在传统CMOS工艺线上形成，在三维集成、高性能或低压低功耗的存储器方面，都具有很高的应用价值。
-
公开(公告)号：CN119364884A
公开(公告)日：2025-01-24
申请号：CN202411372588.3
申请日：2024-09-29
Applicant: 北京大学 , 北京知识产权运营管理有限公司
IPC: H10F39/18
Abstract: 本申请提供一种半导体结构的制备方法、半导体结构、器件及设备，该半导体结构包括在第一方向上堆叠设置的第一半导体结构和第二半导体结构，第一半导体结构为互补金属氧化物半导体(CMOS)，第二半导体结构为CMOS图像传感器；该方法包括：在衬底上形成有源结构；有源结构包括第一有源结构和第二有源结构；基于第一有源结构，形成第一半导体结构；第一半导体结构包括第一极性的第一晶体管和第二极性的第二晶体管；倒片并减薄衬底，直至暴露第二有源结构；基于第二有源结构，形成第二半导体结构；第二半导体结构包括第一极性的第三晶体管和图像传感器单元；第三晶体管和图像传感器单元在第二方向上并排设置。
-
公开(公告)号：CN118538669A
公开(公告)日：2024-08-23
申请号：CN202410759971.8
申请日：2024-06-13
Applicant: 北京大学 , 北京知识产权运营管理有限公司
IPC: H01L21/822 , H01L21/8234 , H01L27/06 , H01L27/088
Abstract: 本申请提供一种半导体结构的制备方法、半导体结构、器件及设备，方法包括：提供一衬底；刻蚀衬底，以形成有源结构；在有源结构和衬底上沉积绝缘材料，以形成浅槽隔离结构；基于第一有源结构，形成第一晶体管；倒片并去除衬底；基于第二有源结构，形成第二晶体管；其中，第一晶体管的第一栅极结构在第一晶体管的第一栅极区域中包裹第一有源结构和中间隔离层的第一部分，和/或，第二晶体管的第二栅极结构在第二晶体管的第二栅极区域中包裹第二有源结构和中间隔离层的第二部分；第一部分为中间隔离层中靠近第一有源结构的一部分，第二部分为中间隔离层中靠近第二有源结构的一部分。通过本申请，可以有效改善第一晶体管和第二晶体管之间的耦合问题。
-
公开(公告)号：CN102142455B
公开(公告)日：2012-10-10
申请号：CN201010103868.6
申请日：2010-01-29
Applicant: 北京大学
Abstract: 本发明公开了一种可在BJT和MOSFET之间相互转变的器件，包括MOSFET结构中的衬底、栅介质层、栅极、源区和漏区，其中源区的掺杂浓度比漏区高，栅介质层是由阻变材料构成的阻变介质层，当该阻变介质层为高阻态时该器件为MOSFET，低阻态时则转变为BJT，MOSFET的栅极、源区和漏区对应地分别变为BJT的基极、发射极和集电极。该器件的制作工艺简单，和主流平面CMOS工艺兼容，生产成本低，根据需要在栅极(或基极)与衬底之间施加一定的电压就可以使阻变介质层的电阻发生转变，从而实现BJT和MOSFET的互变，在存储器电路和逻辑电路方面有着很好的应用潜力。
-
公开(公告)号：CN102593352A
公开(公告)日：2012-07-18
申请号：CN201210041447.4
申请日：2012-02-21
Applicant: 北京大学
IPC: H01L45/00
CPC classification number: H01L45/04 , G11C13/0007 , G11C2013/0073 , G11C2213/15 , H01L45/1233 , H01L45/146 , H01L45/1633
Abstract: 本发明公开了一种阻变存储器的制备方法，其包括如下步骤：在衬底上制备底电极；然后采用干氧氧化或湿氧氧化对底电极金属进行部分氧化，形成厚度为3nm-50nm的金属氧化物，作为阻变材料层；最后在上述阻变材料层上制备顶电极。本发明避免了传统方法中淀积阻变材料层的步骤，大幅降低了工艺复杂度。同时可以实现阻变材料层与底电极的自对准。保证器件之间的完全隔离。避免了传统工艺方法产生的众多寄生效应。同时保证了器件的实际面积与设计面积一致。
-
-
-
-
-
-
-
-
-
Search Results
46
records
(took 0.026 seconds)
