公开(公告)号：CN118132462A

公开(公告)日：2024-06-04

申请号：CN202410263613.8

申请日：2024-03-08

Applicant: 中国科学院计算技术研究所

Inventor： 秦善天 ,  李文明 ,  范志华 ,  安学军 ,  叶笑春 ,  范东睿

IPC: G06F12/0811 ,  G06F12/0866 ,  G06F15/78

Abstract: 本发明提供了一种数据流众核处理器的数据预取方法及处理器，方法包括：对于待执行的程序，将程序执行所需的数据划分为可预取数据和不可预取数据；对于可预取数据，在程序执行前加载至处理器的片上存储，且在程序执行前将片上存储中存有所述可预取数据的缓存路设为不可被覆盖的只读状态；对于不可预取数据，在程序执行过程中按需加载至片上存储，有效地减少了对片外存储的访问请求次数，降低了平均访问延迟；并且在程序执行前将片上存储中存有所述可预取数据的缓存路设为不可被覆盖的只读状态，使得可预取数据在程序执行完毕前被稳定地保持在片上存储中。

公开(公告)号：CN112288085B

公开(公告)日：2024-04-09

申请号：CN202011147836.6

申请日：2020-10-23

Applicant: 中国科学院计算技术研究所

Inventor： 吴欣欣 ,  范志华 ,  轩伟 ,  李文明 ,  叶笑春 ,  范东睿

IPC: G06N3/082 ,  G06N3/0464

Abstract: 本发明提出一种卷积神经网络加速方法及系统，包括将待特征分析的图像作为输入激活输入卷积神经网络，分解该卷积神经网络中滤波器的权值向量，得到滤波器中权值对应的符号向量；通过符号向量与输入激活向量执行卷积运算，得到第一卷积结果，通过补偿因子与输入激活向量执行卷积运算，得到第二卷积结果，将该第一卷积结果和第二卷积结果相加，得到预测结果；该卷积神经网络执行卷积计算时根据该预测结果跳过0值相关的运算，得到卷积结果。本发明可预知输出激活的稀疏度，以指导原始的神经网络运算跳过0值相关的运算，从而减少原始网络的计算量，节省计算资源、降低功耗并提升性能。

公开(公告)号：CN114610138B

公开(公告)日：2023-08-08

申请号：CN202210230341.2

申请日：2022-03-10

Applicant: 中国科学院计算技术研究所

Inventor： 李文明 ,  安述倩 ,  吴海彬 ,  刘艳欢 ,  张昆明 ,  叶笑春 ,  范东睿

IPC: G06F1/3234 ,  G06F1/3206

Abstract: 提供一种带宽控制单元，其用于包括多个数据处理单元的处理器芯片，所述多个数据处理单元通过总线对存储器进行访问，所述存储器包括优先级管理单元，所述带宽控制单元包括：第一温度判断模块，其用于接收所述多个数据处理单元的温度值，以及将所述温度值分别与相应的数据处理单元的温度阈值进行比较，并输出第一比较结果；以及优先级处理模块，其用于接收所述第一比较结果，以及根据所述第一比较结果调整所述多个数据处理单元中的一个或者多个的访存优先级；其中，所述优先级处理模块将调整后的访存优先级输出至所述存储器的优先级管理单元，以控制所述多个数据处理单元访存所述存储器的带宽。

公开(公告)号：CN113298236B

公开(公告)日：2023-07-21

申请号：CN202110676008.X

申请日：2021-06-18

Applicant: 中国科学院计算技术研究所

Inventor： 范志华 ,  吴欣欣 ,  王珎 ,  李文明 ,  安学军 ,  叶笑春 ,  范东睿

IPC: G06N3/0464 ,  G06N3/063

Abstract: 本发明提供一种基于数据流结构的低精度神经网络计算装置，包括输入缓存区，输出缓存区、权重缓存区以及PE阵列，其中，PE阵列中的每个PE包括乘加部件，所述乘加部件以SIMD方式进行乘加运算。本发明还提供一种基于上述装置的低精度神经网络加速方法。本发明节省了计算资源，减少了访存带来的开销。

公开(公告)号：CN112015473B

公开(公告)日：2023-06-27

申请号：CN202010719417.9

申请日：2020-07-23

Applicant: 中国科学院计算技术研究所

Inventor： 吴欣欣 ,  范志华 ,  轩伟 ,  李文明 ,  叶笑春 ,  范东睿

IPC: G06F9/30 ,  G06F9/32 ,  G06N3/10 ,  G06N3/0464 ,  G06N3/0495 ,  G06N3/082

Abstract: 本发明提出一种基于数据流架构的稀疏卷积神经网络加速方法及系统。针对稀疏卷积应用，使用软件方式设计了一套指令共享检测装置和稀疏卷积加速方法。通过对编译器生成的指令进行检测和对比，标记所有指令中指令内容完全相同的指令，将这些指令的地址设置为相同的地址，实现稀疏卷积中指令共享，从而减少了指令加载对内存的访问，提升了稀疏卷积运行的时间。

公开(公告)号：CN115686639A

公开(公告)日：2023-02-03

申请号：CN202211290962.6

申请日：2022-10-21

Applicant: 中国科学院计算技术研究所

Inventor： 范志华 ,  王铎 ,  汤胜中 ,  李文明 ,  安学军 ,  叶笑春 ,  范东睿

IPC: G06F9/38

Abstract: 本发明提供了一种应用于处理器的分支预测方法以及分支预测器，该分支预测方法包括：获取TAGE预测器对分支指令进行分支预测的第一中间参数以及第一预测值；获取GEHL预测器对所述分支指令进行分支预测的第二中间参数以及第二预测值；利用预设的组合预测器根据所述分支指令对应的PC值、第一中间参数、第一预测值、第二中间参数以及第二预测值中的指定比特位按照预定的规则重组确定多个子索引，并基于重组的多个子索引确定对应的第三预测值以及第三预测值的置信度；根据所述分支指令对应的PC值、第三预测值以及第三预测值的置信度生成查询索引，利用所述查询索引从预定的模式历史表中确定分支指令对应的最终预测值，从而提升分支预测的精度和处理器效率。

公开(公告)号：CN115600658A

公开(公告)日：2023-01-13

申请号：CN202211208844.6

申请日：2022-09-30

Applicant: 中国科学院计算技术研究所(CN)

Inventor： 刘昕 ,  严明玉 ,  李文明 ,  曹华伟 ,  叶笑春 ,  范东睿

IPC: G06N3/0464 ,  G06N3/082 ,  G06N3/047

Abstract: 本发明提供一种应用于图神经网络训练的采样方法，用于在图神经网络训练过程中对图数据进行采样，所述采样方法包括：获取图数据中每个节点的所有邻居节点的存储位置，并以节点的所有邻居节点的存储位置随机排序构成该节点对应的邻居节点序列；基于得到的每个节点对应的邻居节点序列判断该节点的所有邻居节点是否符合集中分布；根据得到的每个节点的邻居节点的判断结果调整该节点被采样的概率，其中，将对应邻居节点符合集中的节点被采样的概率提高，将对应邻居节点不符合集中分布的节点被采样的概率降低；采用调整后的每个节点被采样的概率形成的概率分布对图数据进行采样。本发明减少了采样过程中的访存开销。

公开(公告)号：CN115098320A

公开(公告)日：2022-09-23

申请号：CN202210694431.7

申请日：2022-06-20

Applicant: 中国科学院计算技术研究所

Inventor： 张昆明 ,  刘艳欢 ,  李文明 ,  叶笑春 ,  范东睿

IPC: G06F11/26

Abstract: 本发明提供一种基于FPGA验证SOC芯片DDR控制器的系统，包括：待验证的SOC芯片DDR控制器、DFI‑AXI桥、FPGA DDR控制器、FPGA DDR PHY和DDR颗粒。DFI‑AXI桥通过DFI接口与SOC芯片DDR控制器连接并且通过AXI接口与FPGA DDR控制器连接，DFI‑AXI桥用于执行DFI与AXI间的协议转换，从而在SOC芯片DDR控制器与FPGA DDR控制器之间进行交互；FPGA DDR控制器与FPGA DDR PHY通过FPGA内部总线连接，并且FPGA DDR PHY与DDR颗粒连接。本发明实现了在FPGA硬件原型验证平台上对SOC芯片DDR控制器的验证，提升了芯片流片的成功率。

公开(公告)号：CN115016918A

公开(公告)日：2022-09-06

申请号：CN202210769041.1

申请日：2022-06-30

Applicant: 中国科学院计算技术研究所

Inventor： 吴萌 ,  李易 ,  李文明 ,  叶笑春 ,  范东睿

IPC: G06F9/48 ,  G06F9/50 ,  G06F16/2455 ,  G06F16/2457

Abstract: 本发明实施例提供了一种用于数据流架构的计算设备的数据处理方法，所述计算设备包括多个计算节点和多个路由节点，每个计算节点用于调度执行指令槽中的指令，每个路由节点包括共享缓存，所述共享缓存用于缓存指令执行后的数据，共享缓存中指令执行后的数据被发送完毕后释放该数据占用的共享缓存空间，所述方法包括在计算节点执行如下操作：获取指令槽中所有处于就绪可执行状态的指令，对比获取到的所有指令被执行后的数据占用共享缓存后释放共享缓存空间的快慢，选择其中被执行后得到的数据占用的共享缓存空间被最快释放的优选指令进行执行。本发明每次选择当前能够最快释放共享缓存空间的优选指令进行执行，提升数据流架构的效率。

公开(公告)号：CN114760241A

公开(公告)日：2022-07-15

申请号：CN202210461301.9

申请日：2022-04-28

Applicant: 中国科学院计算技术研究所

Inventor： 吴萌 ,  李易 ,  安述倩 ,  李文明 ,  叶笑春 ,  范东睿

IPC: H04L45/16 ,  H04L45/74 ,  H04L47/6275 ,  H04L41/12

Abstract: 本发明提供了一种用于数据流架构的计算设备中的路由方法，计算设备包括多个处理单元和多个路由节点，每个处理单元直接连接一个路由节点并且被关联为该路由节点对应的本地处理单元，多个路由节点之间相互连接，方法包括：在每个路由节点，获取各方向发往本地处理单元的数据并为其中每个方向发来的数据分别维护相应的缓存队列，缓存队列为阻塞队列；在每个路由节点，确定各方向发往本地处理单元的数据对应的缓存队列中处于队列头部的数据包的供数优先级，以及根据供数优先级选择将多个队列中的一个队列的头部的数据包发送给本地处理单元，供数优先级与本地处理单元中需要该头部数据包中操作数的指令距离转为就绪状态还需到达的操作数个数相关。