-
公开(公告)号：CN104166596B
公开(公告)日：2018-06-26
申请号：CN201310183058.X
申请日：2013-05-17
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
Abstract: 本发明实施例公开了一种内存分配方法及节点，涉及计算机领域，可以避免由于访存敏感度较高的应用程序被分配至远程内存而造成的增大访存延迟的问题，从而可以提高系统性能。具体方案为：第一节点根据待执行的应用程序的标识在预设的访存特征表中查询应用程序的访存特征表项，访存特征表项包括应用程序的访存停顿时间；若访存特征表中包含应用程序的访存特征表项，第一节点则根据应用程序的访存特征表项，结合内存分配策略为应用程序分配第一节点的本地内存和/或第一节点的远程内存。本发明用于节点操作系统执行应用程序的过程中。
-
公开(公告)号：CN104281545B
公开(公告)日：2018-02-23
申请号：CN201310291218.2
申请日：2013-07-11
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
CPC classification number: Y02D10/14 , Y02D10/151
Abstract: 本发明实施例公开了一种数据读取方法及设备，涉及计算机领域，降低了大量数据连续读取过程中的操作复杂度和功耗。具体方案为：MC将需要读取的数据在存储器中的行地址发送至存储器，以便存储器将存储器中与行地址对应行的数据存储在存储器的缓冲区中；MC向存储器发送第一命令，以便存储器根据第一命令遍历所有列地址将需要读取的数据发送至MC；其中，需要读取的数据为缓冲区中存储的与行地址对应行的所有数据，第一命令用于激活存储器中的直接存储器存取DMA逻辑；MC接收存储器发送的需要读取的数据。本发明用于数据读取的过程中。
-
公开(公告)号：CN103870204B
公开(公告)日：2018-01-09
申请号：CN201210531583.1
申请日：2012-12-11
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F3/06 , G06F12/0877
CPC classification number: Y02D10/13
Abstract: 本发明实施例公开了一种cache中数据写入和读取方法、cache控制器。本发明实施例方法包括：接收处理器发送的数据写入请求和待写入数据，数据写入请求中包含高速缓存块的地址；读取用于缓存待写入数据的高速缓存块中的第一数据；根据高速缓存块的地址将待写入数据替换第一数据中的部分或者全部数据，得到第二数据；检测第二数据是否为零；若第二数据为零，则将用于缓存待写入数据的高速缓存块的零数据标识位设置为真，以完成数据写入，能够有效的避免将第二数据写入所带来的功耗及所消耗的时间。
-
公开(公告)号：CN106294208A
公开(公告)日：2017-01-04
申请号：CN201510316352.2
申请日：2015-06-10
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F12/08
Abstract: 本发明实施例公开了一种高速缓冲存储器cache中的cache块的替换方法和装置，涉及数据存储技术领域，用以在减少因访问远程内存而导致的访问延迟的同时，有效保证cache的利用率。本发明实施例提供的方法应用于节点，该节点中设置有cache；该方法包括：将cache中存储有远程页面数据的cache块归为第一分类，存储有本地页面数据的cache块归为第二分类；其中，第一分类对应的年龄增长速率小于第二分类对应的年龄增长速率；在每次访问的过程中，按照所属的分类对应的年龄增长速率，更新cache中的每个cache块的年龄，并在满足替换条件时，将年龄最大的一个cache块中存储的数据替换出去。
-
公开(公告)号：CN104461727A
公开(公告)日：2015-03-25
申请号：CN201310422993.7
申请日：2013-09-16
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F9/50
CPC classification number: G06F3/0611 , G06F3/0644 , G06F3/0659 , G06F3/0673 , G06F13/385
Abstract: 本发明公开了一种内存模组访问方法及装置，涉及计算机技术领域，用于解决多通道内存系统中带宽资源利用率较低，导致内存访问带宽较低的问题。本发明提供的方法包括：第一调度器获取第二调度器的待发送内存访问请求的数量；所述第一调度器接收内存访问请求，通过所述第二调度器对应的第二内存通道发送所述内存访问请求。本发明适用于计算机技术领域，用于实现内存模组访问。
-
Patent Agency Ranking
公开(公告)号：CN117521574A
公开(公告)日：2024-02-06
申请号：CN202311422774.9
申请日：2023-10-30
Applicant: 中国科学院计算技术研究所
IPC: G06F30/333 , G06F30/327 , G06F30/343
Abstract: 本发明提出一种基于模块化策略的中间表示层扫描链插入方法及系统，包括获取包括待测设计电路的原始设计，依据原始设计的结构模块关系，构建有向无环图，有向无环图中顶点表示所涉及的中间表示层模块，而每个有向边表示上层模块将下层目标子模块实例化的逻辑关系；对有向无环图进行逆拓扑排序，从有向无环图实例化关系中最底层的模块开始，插入扫描链，为扫描链均创建一对输入和输出端口，并逐级向上层模块插入扫描链，直到有向无环图实例化关系中最顶层的模块插入扫描链；扫描链将插入到未进行展平处理的中间表示层网表。本发明简化了扫描链插入过程，效率明显提升。
-
公开(公告)号：CN111258951B
公开(公告)日：2021-10-29
申请号：CN202010019013.9
申请日：2020-01-08
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提出一种实现FPGA服务器的方法和系统，通过主控底板实现对服务器内所有SoC FPGA计算节点资源的集中监控与管理，该主控底板包括：多个自定义管理接口，分别用于连接SoC FPGA计算节点，为该SoC FPGA计算节点提供供电和数据交换；管理网络交换模块，用于互连SoC FPGA计算节点并提供管理网络；核心控制单元，用于通过自定义管理接口及自定义管理接口协议对该SoC FPGA计算节点进行管理，并基于该管理接口协议获取该SoC FPGA计算节点的运行参数，以管理监控该SoC FPGA计算节点。本发明的优点在于：通过自定义管理接口协议实现对SoC FPGA计算节点进行更全面、更复杂、更灵活的控制与监管；管理平面网络与用户数据平面网络相互独立，提高带宽性能，并提高数据安全性。
-
公开(公告)号：CN106325377B
公开(公告)日：2019-06-28
申请号：CN201510400020.2
申请日：2015-07-08
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
CPC classification number: G06F1/16
Abstract: 本发明实施例提供一种外部设备扩展卡及输入输出外部设备的数据处理方法，该外部设备扩展卡包括：用于插设在主机的内存卡槽上的接口单元、内存单元、内存单元控制器、输入输出I/O外部设备、I/O外部设备控制器，可以通过接口单元直接插在主机的内存卡槽内，且该外部设备扩展卡上集成了内存单元和I/O外部设备，从而I/O外部设备控制器和主机可以直接通过内存单元的物理地址访问内存单元，即I/O外部设备控制器和主机可以直接根据内存单元内的物理地址读取内存单元中的数据，从而大大减小了主机和I/O外部设备从内存中读取数据的开销。
-
公开(公告)号：CN105630727B
公开(公告)日：2018-08-14
申请号：CN201410625903.9
申请日：2014-11-07
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F15/16
Abstract: 本发明实施例提供一种多SoC节点之间的访问方法、装置和系统，通过源SoC节点的片内互连结构接收第一设备发送的访问请求，访问请求中携带访问地址；源SoC节点的片内互连结构根据所述访问地址与片内互连结构扩展单元接口的对应关系，确定与所述访问地址对应的片内互连结构扩展单元接口；源SoC节点的片内互连结构根据所述确定片内互连结构扩展单元接口，将所述访问请求通过片内互连结构扩展单元发送到片间互连结构，并通过所述片间互连结构发送给所述目的SoC节点，源SoC节点的第一设备与所述目的SoC节点的资源在同一地址空间内进行统一编址，提高SoC节点之间的访问效率。
-
公开(公告)号：CN105630727A
公开(公告)日：2016-06-01
申请号：CN201410625903.9
申请日：2014-11-07
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F15/16
Abstract: 本发明实施例提供一种多SoC节点之间的访问方法、装置和系统，通过源SoC节点的片内互连结构接收第一设备发送的访问请求，访问请求中携带访问地址；源SoC节点的片内互连结构根据所述访问地址与片内互连结构扩展单元接口的对应关系，确定与所述访问地址对应的片内互连结构扩展单元接口；源SoC节点的片内互连结构根据所述确定片内互连结构扩展单元接口，将所述访问请求通过片内互连结构扩展单元发送到片间互连结构，并通过所述片间互连结构发送给所述目的SoC节点，源SoC节点的第一设备与所述目的SoC节点的资源在同一地址空间内进行统一编址，提高SoC节点之间的访问效率。
-
-
-
-
-
-
-
-
-
Search Results
57
records
(took 0.042 seconds)
