-
公开(公告)号：CN102779837A
公开(公告)日：2012-11-14
申请号：CN201210289657.5
申请日：2012-08-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/08 , H01L27/11 , H01L21/8244 , G11C11/413
CPC classification number: H01L27/1104 , G11C11/412 , H01L29/66659 , H01L29/7835
Abstract: 本发明提供一种六晶体管静态随机存储器单元及其制作方法，属于存储器设计及制造技术领域，所述存储器单元包括两个反相器及传输门，所述反相器由一结构对称的NMOS晶体管及结构对称的PMOS晶体管互连组成，所述传输门由两个源漏结构非对称的NMOS晶体管组成，所述源漏结构非对称NMOS晶体管的源极结构具有袋区及浅掺杂延伸区，而漏极结构不具有袋区及浅掺杂延伸区。本发明采用了具有非对称结构的传输门N型晶体管，通过去掉漏极的浅掺杂延伸区（LDD）和袋区（Pocket）引入的非对称，不改变器件加工工艺，不额外增加版图，不破坏器件使用寿命，且由此引起的电学非对称性明显优于现有的结构。本发明工艺简单，有利于降低成本，适用于工业生产。
-
公开(公告)号：CN105870186B
公开(公告)日：2019-09-13
申请号：CN201610237267.1
申请日：2016-04-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供一种P型动态阈值晶体管、制备方法及提高工作电压的方法，所述P型动态阈值晶体管至少包括：衬底结构，PMOS器件及PN结器件；PN结器件的N区与PMOS器件的体区连接，PN结器件的P区与PMOS器件的栅连接。在N型本征区中进行P型重掺杂分别形成PMOS器件的源、漏区和体区，同时形成PN结器件；在沟道区上方依次形成栅氧化层、多晶硅层，对多晶硅层进行P型重掺杂形成栅；通过通孔和金属将PMOS器件的栅和PN结器件的P区相连。本发明通过在栅体连接通路上形成一个反偏PN结，来提升体区电压、降低阈值电压、提高驱动电流，实现工作电压的提高，扩展了P型动态阈值晶体管在低功耗电路设计领域的应用价值。
-
公开(公告)号：CN109461732A
公开(公告)日：2019-03-12
申请号：CN201811212888.X
申请日：2018-10-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/11 , H01L21/8244 , G11C11/412 , G11C11/417
Abstract: 本发明提供一种静态随机存储单元及其制作方法，上拉晶体管和下拉晶体管的源极均嵌有隧穿二极管结构，可以在不增加器件面积的情况下(最终的有效单元面积可小于7.5μm2)有效抑制PDSOI器件中的浮体效应以及寄生三极管效应引发的漏功耗以及晶体管阈值电压漂移，提高单元的抗噪声能力。并且本发明的SOI六晶体管SRAM单元的制作方法还具有制造工艺简单、与现有逻辑工艺完全兼容等优点，单元内部采用中心对称结构以及单元之间的共享结构，使其方便形成存储阵列，有利于缩短设计SRAM芯片的周期。
-
公开(公告)号：CN104899343B
公开(公告)日：2018-07-20
申请号：CN201410077465.7
申请日：2014-03-04
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F17/50
Abstract: 本发明提供一种交叉栅结构MOSFET及多叉指栅结构MOSFET的版图设计，所述交叉栅结构MOSFET的版图设计包括：半导体衬底、十字形交叉栅结构、源区及漏区；所述十字形交叉栅结构包括第一条状栅及与所述第一条状栅垂直的第二条状栅，所述第一条状栅及第二条状栅将所述半导体衬底隔成四个区域；所述源区及漏区交替排列于所述四个区域。本发明可以提高有源区的利用率，增加驱动电流，减小栅电阻，提高最大震荡频率；采用交叉栅结构，采用螺旋状分布源极与漏极，充分利用了版图面积，并可实现多叉指栅结构，可以满足设计电路对器件的需求；同时若对栅的连接采用四端连接时，可以有效的降低栅电阻，从而明显提高器件的功率增益与最大振荡频率。
-
公开(公告)号：CN106991201A
公开(公告)日：2017-07-28
申请号：CN201610038229.3
申请日：2016-01-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F17/50
Abstract: 本发明提供一种SOI MOSFET总剂量模型参数确定方法，包括如下步骤：S1：获取SOI MOSFET在不同剂量辐照下开、关两种工作状态下的转移特性数据与传输特性数据；S2：筛选步骤S1得到的数据，并导入测试数据到参数提取软件；S3：提取上边角等效晶体管参数及场氧侧壁等效晶体管参数；S4：导出总剂量集约模型卡文件；S5：导入各个单点的总剂量模型到所述参数提取软件，生成全区域的总剂量Bin模型卡文件。本发明采用了与主晶体管分立的方式进行参数提取，细化了物理模型中各个区域的敏感参数，提高了参数拟合的准确度，可以准确地拟合出SOI MOSFET受总剂量辐射效应影响时在亚阈值区产生的hump效应，模型以Bin模型卡的形式存在，可以仿真全区域尺寸器件总剂量效应。
-
Patent Agency Ranking
公开(公告)号：CN105895703A
公开(公告)日：2016-08-24
申请号：CN201610237275.6
申请日：2016-04-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供一种N型动态阈值晶体管、制备方法及提高工作电压的方法，该N型动态阈值晶体管至少包括：衬底结构，位于所述衬底结构上的n个阈值可调结构；所述阈值可调结构至少包含两个NMOS管和两个二极管，两个NMOS管共用体区，所述体区为N型重掺杂区；两个二极管共用N区，并以两个NMOS管共用的体区作为N区；所述第一二极管的N区与所述第一NMOS管的栅连接，所述第二二极管的N区与所述第二NMOS管的栅连接。本发明通过在两个NMOS管的栅体连接通路上各形成一个反偏PN结，来提升体区电压、降低阈值电压、提高驱动电流，实现工作电压的提高，扩展了N型动态阈值晶体管在低功耗电路设计领域的应用价值。
-
公开(公告)号：CN105845398A
公开(公告)日：2016-08-10
申请号：CN201610168527.4
申请日：2016-03-23
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01F27/36
CPC classification number: H01F27/36
Abstract: 本发明提供一种电感屏蔽环包括：平面螺旋电感及屏蔽环；所述平面螺旋电感位于所述屏蔽环中心位置，所述屏蔽环为不连续的金属块组成的环状，所述金属块通过通孔与扩散区连接。本发明提供了一种电感屏蔽环，用于解决现有技术中平面螺旋电感屏蔽环版图占用面积大，电感品质因数低的问题。
-
公开(公告)号：CN104899343A
公开(公告)日：2015-09-09
申请号：CN201410077465.7
申请日：2014-03-04
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F17/50
Abstract: 本发明提供一种交叉栅结构MOSFET及多叉指栅结构MOSFET的版图设计，所述交叉栅结构MOSFET的版图设计包括：半导体衬底、十字形交叉栅结构、源区及漏区；所述十字形交叉栅结构包括第一条状栅及与所述第一条状栅垂直的第二条状栅，所述第一条状栅及第二条状栅将所述半导体衬底隔成四个区域；所述源区及漏区交替排列于所述四个区域。本发明可以提高有源区的利用率，增加驱动电流，减小栅电阻，提高最大震荡频率；采用交叉栅结构，采用螺旋状分布源极与漏极，充分利用了版图面积，并可实现多叉指栅结构，可以满足设计电路对器件的需求；同时若对栅的连接采用四端连接时，可以有效的降低栅电阻，从而明显提高器件的功率增益与最大振荡频率。
-
公开(公告)号：CN104750923A
公开(公告)日：2015-07-01
申请号：CN201510136875.9
申请日：2015-03-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F17/50
Abstract: 本发明提供一种MOSFET的建模方法，包括步骤：首先，获得模型的源漏寄生电阻；然后，将获得的模型的源漏寄生电阻挂到DC模型上，进行IV/CV特性拟合；最后，当IV/CV特性拟合精度满足要求时，进行S参数的拟合，直至S参数的拟合满足精度要求，建立RF模型，生成模型卡。本发明通过将源漏寄生电阻加入DC模型和射频模型中，可以提高射频模型的建模精度，并且本发明将DC模型和射频模型相结合，可以减少射频模型建模的工作周期。
-
公开(公告)号：CN104750922A
公开(公告)日：2015-07-01
申请号：CN201510136732.8
申请日：2015-03-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F17/50
Abstract: 本发明提供一种SOI四端口网络及其模型拓扑结构，包括：第一端口、第二端口、第三端口以及第四端口，所述SOI器件进行射频建模时，栅极与所述第一端口连接，漏极与所述第二端口连接，源极与所述第三端口连接，体极与所述第四端口连接。通过SOI四端口网络，可以采用共源、共栅以及共漏电路中任意一种结构进行建模，各个端口根据需要进行电压设置。传统的两端口网络体电极只能接地，本发明的四端口网络体电极可以通过设置，获得不同体电压下的射频特性及噪声特性，使建模过程更加灵活。
-
-
-
-
-
-
-
-
-
Search Results
67
records
(took 0.058 seconds)
