公开(公告)号：CN118742108A

公开(公告)日：2024-10-01

申请号：CN202410867342.7

申请日：2024-06-28

Applicant: 上海华力集成电路制造有限公司

Inventor： 田志 ,  陈昊瑜 ,  邵华

IPC: H10K59/121 ,  H10K71/00

Abstract: 本发明提供一种改善驱动电路中金属电容均匀性的方法，所述方法包括：提供一半导体结构，其包括具有虚拟图形的金属电容，且所述虚拟图形包括高压器件区、中压器件区及低压器件区；于所述高压器件区、所述中压器件区及所述低压器件区形成栅氧化层、栅极及第一金属层，其中，形成于所述中压器件区的栅氧化层的厚度及形成于所述低压器件区的栅氧化层的厚度与形成于所述高压器件区的栅氧化层的厚度相同，以使得所述中压器件区及所述低压器件区的电容计算结果与所述高压器件区的电容计算结果相同。通过本发明解决了现有的中压及低压器件区寄生电容较大的问题。

公开(公告)号：CN117199138A

公开(公告)日：2023-12-08

申请号：CN202311218572.2

申请日：2023-09-20

Applicant: 上海华力集成电路制造有限公司

Inventor： 田志 ,  陈昊瑜 ,  邵华

IPC: H01L29/78 ,  H01L27/02 ,  H01L21/336 ,  H01L29/423

Abstract: 本发明提供一种漏极延伸的NMOS结构，包括衬底，衬底上形成有STI以定义出高压有漏端延展NMOS的有源区；有源区上形成有绝缘隔离结构，绝缘隔离结构的两侧分别形成有厚度不同的低压栅氧化层和中压栅氧化层，低压栅氧化层的厚度低于中压栅氧化层，低、中压栅氧化层间形成有位于绝缘隔离结构外侧处的高压区N型扩散掺杂区；低、中压栅氧化层和绝缘隔离结构上形成有栅极，高压区N型扩散掺杂区用于在栅极施加电压后形成导电通道；栅极靠近低压栅氧化层的有源区上利用掺杂形成有低压源极，栅极靠近中压栅氧化层的有源区上形成有中压轻浅掺杂区、中压漏极。本发明能够防止低、中压栅氧化层二者交界处的有源区氧化，改善中压区域氧化硅去除后导致的差别。

公开(公告)号：CN116825815A

公开(公告)日：2023-09-29

申请号：CN202310789814.7

申请日：2023-06-29

Applicant: 上海华力集成电路制造有限公司

Inventor： 田志 ,  邵华 ,  陈昊瑜

IPC: H01L29/06 ,  H01L21/336 ,  H01L29/78

Abstract: 本发明提供一种高压器件及其制造方法，通过在漏极区设置第一隔离结构和第二隔离结构，在器件导通时，漏极区的电流沿着第一隔离结构和第二隔离结构的底部流动，可以使漏极区的电流的横向路径得到扩展，并且由于第二隔离结构的底表面高于第一隔离结构的底表面，使得第二隔离结构的底表面与第一隔离结构的底表面之间呈台阶状，可以减少隔离结构的底部的角度对漏极的电流的影响，并且可以增加电流的密度，从而改善器件的可靠性。

公开(公告)号：CN116207041A

公开(公告)日：2023-06-02

申请号：CN202310333920.4

申请日：2023-03-30

Applicant: 上海华力集成电路制造有限公司

Inventor： 田志 ,  陈昊瑜 ,  邵华

IPC: H01L21/77 ,  H10K59/121

Abstract: 本申请提供一种改善金属栅高压器件集成工艺中低压器件漏电的方法，包括：步骤S1，提供一衬底，衬底包括低压器件区、中压器件区和高压器件区；步骤S2，回刻蚀中压器件区和低压器件区的有源区；步骤S3，在中压器件区和低压器件区形成第一栅氧化层；步骤S4，去除低压器件区的第一栅氧化层；步骤S5，在低压器件区形成第二栅氧化层。本申请同时对中压器件区和低压器件区的有源区进行回刻蚀，避免单独回刻蚀高压器件区和中压器件区对低压器件区的隔离部件的消耗，确保低压器件区的隔离部件高于有源区，不增加低压器件的漏电。