稳定阈值电压的低功耗相变存储器及其制造方法

    公开(公告)号:CN101872839A

    公开(公告)日:2010-10-27

    申请号:CN201010188978.7

    申请日:2010-05-31

    Abstract: 本发明涉及一种稳定阈值电压的低功耗的相变存储器及其制造方法,该相变存储器包括:上电极、下电极、位于上、下电极之间的相变材料层以及与所述相变材料层接触的保温层;所述相变材料层的厚度大于3nm,并且小于等于d,d为擦操作时在所述相变材料层底面从下电极边缘到非晶区域边缘的最小距离。本发明提出了最佳的相变材料层厚度,一方面能够有效的限制相变区域,保证器件操作时获得稳定的阈值电压,另一方面有效地控制热量分布,提高器件操作的热效率,降低器件功耗。

    用于相变存储器的M-Sb-Se相变薄膜材料

    公开(公告)号:CN101488558B

    公开(公告)日:2010-10-27

    申请号:CN200910046633.5

    申请日:2009-02-25

    Abstract: 本发明揭示了一种用于相变存储器的M-Sb-Se相变薄膜材料,其组分为(SbxSe1-x)1-yMy,y为0.2%-15%原子比,x为50%-95%原子比,掺杂元素M为钨元素、铝元素、铟元素、银元素、铜元素、镍元素、镓元素、钛元素、锡元素、氧元素及氮元素中的一者或两者。本发明所提供的M-Sb-Se相变薄膜材料比常用的Ge2Sb2Te5材料具有更快的结晶速度,可以有更快的读写速度,有着更好的数据保持特性,有着比SbSe两元材料更好的热稳定性。同时该材料不含元素Te,是一种环境友好材料,与CMOS工艺兼容性好。

    可抑制选通二极管之间串扰电流的相变存储器及制备方法

    公开(公告)号:CN101866882A

    公开(公告)日:2010-10-20

    申请号:CN201010166065.5

    申请日:2010-04-29

    Abstract: 本发明微电子技术领域,公开了可抑制选通二极管之间串扰电流的相变存储器的制备方法,其主要特征在于,在P型半导体衬底上形成重掺杂的N型半导体,在重掺杂的N型半导体上方形成一个本征半导体;对本征半导体有间隔的进行刻蚀形成多个位线方向隔离沟槽,将本征半导体分割形成多个选通二极管,并且刻蚀的位线方向隔离沟槽深入到重掺杂的N型半导体字线以内,在所述的沟槽内形成绝缘介质层;设置多个相变存储单元分别位于P型半导体的上方,并且分别与多个位线相连。本发明还揭露了一种可抑制选通二极管之间串扰电流的相变存储器,完全与CMOS工艺兼容,具有简单易操作,易实现的特点,用于高密度相变存储器,可降低成本,提高存储单元的可靠性。

    一种相变存储器的模拟方法

    公开(公告)号:CN101763452A

    公开(公告)日:2010-06-30

    申请号:CN201010022539.9

    申请日:2010-01-07

    Abstract: 本发明涉及一种相变存储器的模拟方法,包括以下步骤:A.根据工艺要求建立相变存储单元的几何模型;B.当相变存储单元负载电流时,相变材料的电导率设定为等效熔融态电导率为1041/Ωm量级的固定值;当负载电压时,相变材料的电导率设定为等效晶态电导率,通过计算而得,式中R为基准电阻;C.利用有限元计算法根据电热耦合方程计算出相变存储单元负载不同电流或电压下的电势分布和温度分布;D.根据相变材料的熔融区域,计算相变存储单元在负载不同电流或者电压下的电阻值,从而得到RI关系曲线或RV关系曲线。本发明通过引入基准电阻,求得不同工艺尺寸下相变材料的等效电导率,能够在不同工艺尺寸下模拟器件的电场和热场及RI和RV的关系。

    相变存储单元器件的复合电极结构

    公开(公告)号:CN101661992A

    公开(公告)日:2010-03-03

    申请号:CN200810042218.8

    申请日:2008-08-29

    Abstract: 本发明涉及一种相变存储单元器件结构。其特点在于:1.相变存储单元下方有一个面积较小的加热电极和一个或多个面积较大的引流电极;2.可逆相变区域被严格控制在较小的电极周围;3.可逆相变区域外的相变材料处于结晶与稳定状态,呈现稳定和较高的电导率;4.整个相变存储单元的相变材料除电极外被高密度的SiO 2 等介质材料包覆。优势在于:减小相变存储单元的热扩散,提高加热效率,降低操作电流,减小功耗;防止原子扩散,保证相变材料成分稳定;提高可逆相变区域材料的成核生长速率,提高存储速度,提高其与小电极接触的有效性与可重复性;解决相变材料与顶层金属粘附性差的问题;简化工艺步骤,提高工艺的可集成性。

    多态相变存储器单元器件及制备方法

    公开(公告)号:CN101510584A

    公开(公告)日:2009-08-19

    申请号:CN200910047721.7

    申请日:2009-03-17

    Abstract: 本发明提供的电阻变化显著的多态相变存储器单元器件及其制备方法,包括:下电极层;处于下电极层表面且为导电材料的加热电极层;处于加热电极层表面的组合层,组合层包括自层表面向层内扩散成第一锥状和自第一锥状锥底部处继续向层内收缩成第二锥状的相变材料区、及和相变材料区组合形成层结构的绝缘材料区,其中,第一锥状和第二锥状的锥顶部的宽度都处于加热电极层宽度的0.01倍至0.03倍之间;处于组合层表面的上接触电极层;处于上接触电极层表面的上电极层。而制备方法包括:首先在半导体衬底上制备下电极通孔,并往所述下电极通孔内沉积导电材料以形成金属栓塞,接着溅射沉积相变材料,并化学机械抛光表面,最后再沉积导电材料以形成金属塞。

    相变存储单元器件的复合电极结构

    公开(公告)号:CN101661992B

    公开(公告)日:2014-05-28

    申请号:CN200810042218.8

    申请日:2008-08-29

    Abstract: 本发明涉及一种相变存储单元器件结构。其特点在于:1.相变存储单元下方有一个面积较小的加热电极和一个或多个面积较大的引流电极;2.可逆相变区域被严格控制在较小的电极周围;3.可逆相变区域外的相变材料处于结晶与稳定状态,呈现稳定和较高的电导率;4.整个相变存储单元的相变材料除电极外被高密度的SiO2等介质材料包覆。优势在于:减小相变存储单元的热扩散,提高加热效率,降低操作电流,减小功耗;防止原子扩散,保证相变材料成分稳定;提高可逆相变区域材料的成核生长速率,提高存储速度,提高其与小电极接触的有效性与可重复性;解决相变材料与顶层金属粘附性差的问题;简化工艺步骤,提高工艺的可集成性。

    共用金属层的肖特基二极管和相变存储器的制造方法

    公开(公告)号:CN101826463B

    公开(公告)日:2012-02-29

    申请号:CN201010138167.6

    申请日:2010-04-01

    Abstract: 本发明提供的共用金属层的肖特基二极管和相变存储阵列的制造方法在制造形成肖特基二极管结构后,以肖特基二极管的金属层作为相变存储器的下电极,在其金属层上继续沉积不具有下电极的相变存储器结构,由此实现肖特基二极管和相变存储器的金属层共享,通过这种驱动二极管和相变存储器共用金属层的结构,可以有较少的工艺步骤制造了二极管和相变存储器阵列,有效节省了光刻次数,提高器件稳定性,通过采用特定的半导体,使得电极金属和半导体层之间形成稳定的肖特基接触。作为本发明的一部分,还包括采用前述方法所形成的肖特基二极管和相变存储器的共用金属层的结构。

    一种相变存储器的擦写方法

    公开(公告)号:CN101699562A

    公开(公告)日:2010-04-28

    申请号:CN200910199256.9

    申请日:2009-11-23

    Abstract: 本发明公开了一种相变存储器的擦写方法,进行擦操作时,首先对器件中的相变材料施加一个脉高较低的脉冲,所述脉冲使相变材料恰好达到熔融温度,并在相变材料局部形成非晶区域;然后继续施加多个脉高较低的脉冲,在相变材料中累积非晶区域,直至器件从低阻态转到高阻态。本发明通过累积作用实现存储器的擦写操作,一方面低脉高产生的低热量有利于材料稳定性,另一方面低脉高能够保证相变存储器在要求低编程电流(电压)环境下的应用,在不改变相变存储器器件结构的情况下,降低了器件功耗,大大节省了优化器件结构的成本。

Patent Agency Ranking