-
公开(公告)号：CN117574823A
公开(公告)日：2024-02-20
申请号：CN202311482261.7
申请日：2023-11-08
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: G06F30/34
Abstract: 本发明公开一种哈希算法硬件可重构架构，该架构由输入部分、组合逻辑、输出部分三部分组成；所述输入部分包括多个输入单元，输出部分包括多个输出单元，输入单元和输出单元的数量相同，组合逻辑位于输入部分和输出部分之间；所述组合逻辑包括多路复用器Mux、逻辑单元、第一移位单元、加法单元、P0、第二移位单元、第三移位单元、异或单元，组合逻辑各组成单元间通过互连线相连；所有单元可处理的数据宽度均为64bit；通过修改Mux和其他组合逻辑单元的处理参数，该架构形成不同的数据通路和处理过程，从而重构为特定的哈希算法功能电路。本发明可以高效的完成哈希算法的重构和计算。
-
公开(公告)号：CN113132272B
公开(公告)日：2023-02-14
申请号：CN202110344028.7
申请日：2021-03-31
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: H04L49/10 , H04L49/111 , H04L49/40 , H04L43/0876
Abstract: 本发明属于网络交换功耗管理技术领域，特别涉及一种基于流量感知的网络交换频率动态调整方法、系统及网络交换芯片结构，用于网络交换芯片动态功耗管理，该方法包含：感知并监控网络交换端口流量，获取实时网络流量特性信息；通过实时网络流量特性信息提取实时网络流量特征，依据网络流量特征与时钟频率映射关系并根据实时网络流量特征置位相应调频标志信号，输出时钟频率控制信息；根据时钟频率控制信息产生相应用于网络交换数据通路时钟转换的工作时钟。本发明根据应用程序的实时通信需求和流量特性来对核心交换结构的功耗进行动态管理，方案实现方便、可靠，降低网络交换芯片功耗，具有较好应用前景。
-
公开(公告)号：CN115473862A
公开(公告)日：2022-12-13
申请号：CN202210496095.5
申请日：2022-04-24
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: H04L49/90 , H04L49/111 , H04L49/201 , H04L47/62 , H04L47/6275
Abstract: 本发明公开一种避免交换芯片组播包队头阻塞的方法及系统，该方法包括：在交换芯片输入端口内部依据接收到的数据包的路由目的端口建立N+2个VOQ并共享Tag节点缓存，其中，包括N个单播队列和2个组播队列(组播队列1、组播队列2)；将新接收的组播包加入组播队列1，在组播队列1头部组播包的一个或多个目的端口发生堵塞之前，组播队列2始终为空，当组播队列1头部组播包的一个或多个目的端口发生堵塞时，将该发生堵塞的组播包从组播队列1中移出并放入组播队列2；调度处理逻辑按照调度算法从N+2个VOQ中选择满足调度条件且优先级最高的队列进行调度。本发明有效解决了组播包的队头阻塞问题，同时不影响队列节点缓存的共享使用。
-
公开(公告)号：CN111158636B
公开(公告)日：2022-04-05
申请号：CN201911220379.6
申请日：2019-12-03
Applicant: 中国人民解放军战略支援部队信息工程大学 , 天津市滨海新区信息技术创新中心
Abstract: 本发明提供了一种可重构计算结构及乘累加计算处理阵列的路由寻址方法、装置。该结构中，可重构计算模块包括至少一个乘累加计算处理阵列，每个乘累加计算处理阵列包括ram单元和算式生成器，每个ram单元由四个ram块拼接而成，每个ram单元均由相应的计算算粒与其对应，用来完成典型的乘累加运算，每个算式生成器有四个接口，可通过接口与周边的ram单元连接。本发明提出的可重构计算结构，通过构建包含ram单元和算式生成器的乘累加计算处理阵列，每个阵列内部和阵列之间可通过算式生成器将各个ram单元互联，进而将将若干个乘累加计算处理阵列形成网状结构，相比传统的总线型或crossbar型互联结构而言，本互联结构逻辑电路设计简单。
-
公开(公告)号：CN111556008B
公开(公告)日：2022-03-25
申请号：CN202010183173.7
申请日：2020-03-16
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: H04L69/22
Abstract: 本发明属于拟态防御对异构冗余执行体进行执行体间状态同步的技术领域，特别涉及一种拟态架构交换设备中有状态协议的同步方法，通过改造协议栈，增加信息封包导出接口和信息解包导入接口，当需要进行协议同步时，调度器向服务集中正常工作的协议栈发送查询请求，协议栈通过信息封包导出接口，将与协议状态有关的数据打包发送给调度器，调度器将数据包发送给需要同步的协议栈，协议栈通过信息解包导入接口，更新自身的协议状态，达到与其他协议栈的协议同步。该同步方法不影响交换设备的正常业务，可以有效解决拟态架构的交换设备中的有状态协议的清洗恢复问题。
-
Patent Agency Ranking
公开(公告)号：CN113132272A
公开(公告)日：2021-07-16
申请号：CN202110344028.7
申请日：2021-03-31
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: H04L12/931 , H04L12/933 , H04L12/935 , H04L12/26
Abstract: 本发明属于网络交换功耗管理技术领域，特别涉及一种基于流量感知的网络交换频率动态调整方法、系统及网络交换芯片结构，用于网络交换芯片动态功耗管理，该方法包含：感知并监控网络交换端口流量，获取实时网络流量特性信息；通过实时网络流量特性信息提取实时网络流量特征，依据网络流量特征与时钟频率映射关系并根据实时网络流量特征置位相应调频标志信号，输出时钟频率控制信息；根据时钟频率控制信息产生相应用于网络交换数据通路时钟转换的工作时钟。本发明根据应用程序的实时通信需求和流量特性来对核心交换结构的功耗进行动态管理，方案实现方便、可靠，降低网络交换芯片功耗，具有较好应用前景。
-
公开(公告)号：CN110474819B
公开(公告)日：2021-04-02
申请号：CN201910631359.1
申请日：2019-07-12
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明提供了一种基于包计数的FC‑ETH协议转换芯片验证装置及方法，包括TX端、RX端以及PRE‑CALCULATE模块，所述TX端将源协议标准包发送至所述协议转换芯片后，所述协议转换芯片接收所述源协议标准包进行解析并封装生成目标协议数据包，发送到所述RX端，所述RX端接收所述目标协议数据包，所述源协议为FC协议时，所述目标协议对应为ETH协议，所述源协议为FC协议时，所述ETH协议对应为FC协议，所述PRE‑CALCULATE模块连接所述TX端和RX端，用于预计算包计数。本发明所述的基于包计数的FC‑ETH协议转换芯片验证装置及方法通过PRE‑CALCULATE模块验证FC协议与ETH协议互转芯片的转发功能，支持单向转发与双向转发同时验证，更大程度的给测试人员提供便利。
-
公开(公告)号：CN112506730A
公开(公告)日：2021-03-16
申请号：CN202011244360.8
申请日：2020-11-10
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明提供一种适用于网络交换芯片ECC功能验证的验证平台及验证方法。该验证平台包括配置信息添加模块，用于在已有验证平台上添加配置信息和错误注入类型信息；错误注入模块，用于根据配置的ECC错误类型，向待测网络交换芯片进行错误注入；错误检查比对模块，用于根据向待测网络交换芯片注入的ECC错误类型提前得出待测网络交换芯片期望的输出结果和中断上报信息，接收待测网络交换芯片实际的输出结果，以及监测待测网络交换芯片实际的中断上报信息；并将期望的输出结果、中断上报信息和实际的输出结果、中断上报信息进行比对。本发明验证效率较高，功能点验证覆盖更全，易于EDA仿真实现。
-
公开(公告)号：CN109286471B
公开(公告)日：2021-01-22
申请号：CN201811162441.6
申请日：2018-09-30
Applicant: 中国人民解放军战略支援部队信息工程大学 , 天津市滨海新区信息技术创新中心
IPC: H04L1/00
Abstract: 本发明属于数据通信技术领域，特别涉及一种面向SRIO控制器的CRC校验方法及装置，将指定位宽的输入数据通过补零逻辑模块进行补零操作得到补零后的数据，根据CRC计算控制状态机的状态值得到选择模块的数据，将补零后的数据与选择模块的数据通过CRC计算模块进行CRC计算得到中间CRC计算结果，将中间CRC计算结果通过CRC输出锁存器得到锁存数据，将锁存数据输出，同时将锁存数据输入给选择模块，与再次接收的输入数据重新进行CRC计算，当输入数据接收完毕时，得到CRC输出锁存器输出的最终CRC计算结果，若最终CRC计算结果为0，则接收的输入数据是正确的。本发明减少了相关计算逻辑、延迟以及硬件面积，实现了SRIO控制器接收端快速的CRC计算和校验。
-
公开(公告)号：CN111625534A
公开(公告)日：2020-09-04
申请号：CN202010274860.X
申请日：2020-04-09
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: G06F16/22
Abstract: 本发明属于计算机散列数据结构领域，特别涉及一种用于哈希运算的数据结构及基于该结构的哈希表存储、查询方法，为了保证查询效率，采用双端口存储体进行硬件实现，支持同时读取存储体的两个地址的内容，能够在确定的时间内完成键值比较，适合采用流水线的方式实现高效查询；通过更多的哈希运算提供更多的候选位置，降低哈希冲突发生的概率，提升哈希表项的插入存储和更新效率，支持哈希表项容量动态改变，避免空间浪费或因表项插入操作导致性能下降，适用于哈希表项未知且不断变化的应用；采用CRC算法作为哈希函数，哈希计算结果具有较好的唯一性，具体实现时可基于XOR异或操作和并行流水实现结构得到哈希运算结果，有利于硬件设计实现。
-
-
-
-
-
-
-
-
-
Search Results
93
records
(took 0.036 seconds)
