-
公开(公告)号:CN105653474B
公开(公告)日:2018-11-06
申请号:CN201511017968.6
申请日:2015-12-29
Applicant: 东南大学—无锡集成电路技术研究所
IPC: G06F12/0877 , G06F12/0897
Abstract: 本发明公开了一种面向粗粒度动态可重构处理器的配置缓存控制器,由配置缓存控制逻辑、配置缓存分级表、配置缓存存储器、配置缓存查找表、配置缓存接口、配置缓存解析器和配置缓存控制逻辑组成;上述各组成部分协同工作,实现对配置单元的预取与更新,利用本发明可有效减少可重构阵列读取配置信息所需的时间,提升粗粒度动态可重构系统的性能。
-
公开(公告)号:CN106021128B
公开(公告)日:2018-10-30
申请号:CN201610374345.2
申请日:2016-05-31
Applicant: 东南大学—无锡集成电路技术研究所
IPC: G06F12/0862
Abstract: 本发明公开了一种基于步幅和数据相关性的数据预取器及其预取方法,所述预取器包括步幅预取表、历史数据表、数据队列;所述预取方法通过步幅预取表和历史数据表对二级缓存未命中进行检测,判断是否进入预取状态,相应的在数据队列中添加预取请求,并对向外存访问接口发出预取信号进行预取。所述预取器及其预取方法在步幅预取方案的基础上增加关联性预取的技术特点,减少步幅预取方案的训练过程,从而提高步幅预取方案的预取覆盖率,实现性能提升并且节省了大量存储空间。
-
公开(公告)号:CN108318796A
公开(公告)日:2018-07-24
申请号:CN201711326839.4
申请日:2017-12-12
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G01R31/26
Abstract: 一种三端口碳化硅基功率器件界面态测试方法,这种方法可以简单快速的提取三端口碳化硅基功率器件结型场效应区与栅氧层界面处的平均界面态密度,通过在三端口碳化硅基功率器件的栅极外接频率和幅值固定而基压V0变化的脉冲电压或频率和基压V0固定而幅值Vp变化的脉冲电压、源极外接反偏电压的负极、漏极外接反偏电压的正极、漏极外接电流表探测电流且电流表串接于漏极、电压源、源极组成的回路中,可以得到一条电流电压曲线,由电流电压曲线的峰值电流通过公式计算即可得到界面态沿结型场效应区上方的平均分布,同时,通过对比应力前后的测试曲线可判断器件结型场效应区与沟道区上方的栅氧层界面在应力作用下的退化情况。
-
公开(公告)号:CN108304786A
公开(公告)日:2018-07-20
申请号:CN201810043902.1
申请日:2018-01-17
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明公开了一种基于二值化卷积神经网络的行人检测方法,属于用于行人检测的电数字数据计算推算的技术领域。本发明将卷积层的输入数据以及卷积核组的权重参数二值化后转换为无符号的整型数组,通过整型数组的XNOR位操作和BITCOUNT操作来实现卷积计算,大幅降低计算量,具有占用内存少、访问内存时间短、卷积速度快的优点,既能够在PC上实现,又能适用于嵌入式系统,具有良好的应用前景。
-
公开(公告)号:CN108269843A
公开(公告)日:2018-07-10
申请号:CN201810038234.3
申请日:2018-01-15
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: H01L29/06 , H01L21/331 , H01L29/739
Abstract: 一种带有沟槽的横向绝缘栅双极型晶体管及其制备方法,在P型衬底上设有埋氧,在埋氧上设有N型SOI层和隔离沟槽,N型SOI层上设有N型缓冲区和P型体区,在N型缓冲区内设有P型集电极区,其上连接有集电极金属,在P型体区内设有N型发射极区,其右侧设有P型发射区,在发射极区上连接有发射极金属,在N型SOI层的上方设有场氧层,在N型SOI层内具有位于场氧化层下方的沟槽,沟槽内填充有多晶硅且沟槽下方不与氧化层相连,沟槽长度为1微米~100微米,沟槽数目为2~10个。所述带有沟槽的横向绝缘栅双极型晶体管的制备方法,其特征在于,位于绝缘层上硅层内且位于场氧化层下方的沟槽形成步骤依次为反应离子刻蚀,氧化层填充,多晶硅填充。
-
公开(公告)号:CN107679469A
公开(公告)日:2018-02-09
申请号:CN201710863757.7
申请日:2017-09-22
Applicant: 东南大学—无锡集成电路技术研究所 , 东南大学
CPC classification number: G06K9/6256 , G06K9/00228 , G06K9/3208
Abstract: 本发明公开了一种基于深度学习的非极大值抑制方法,针对深度学习目标检测算法预测窗口的特点,定义了一种新的置信度指数。提出了改进的窗口筛选准则和依据置信度指数对窗口参数进行加权平均的方法。相比于传统方法有着更高的定位精度,更高的召回率以及更佳的鲁棒性。本方法首先找到每个目标对应的置信度最高的窗口为主窗口,然后在每个窗口附近找到置信度大于阈值且与主窗口的交叠率大于阈值的一批窗口作为子窗口。根据子窗口的位置参数和置信度调整主窗口的位置参数,得到新的窗口。多种情况下的实验表明,在相同的目标检测算法下,本方法得到的窗口更接近于真实窗口。
-
公开(公告)号:CN107608234A
公开(公告)日:2018-01-19
申请号:CN201710854352.7
申请日:2017-09-20
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G05B17/02
Abstract: 本发明公开了一种可重构系统的动态精度仿真控制器及方法,包括可重构系统、动态精度控制器、可重构配置接口、配置总线、流水总线、可重构系统输入输出端口;所述可重构系统以模块为单位,其输入端接配置总线,输出端接流水总线;所述可重构配置接口用于实现对可重构系统的配置信息切换与动态精度控制器的使能与配置信息切换;所述动态精度控制器用于实现可重构系统的模块精度可变;所述配置总线和流水总线用于实现可重构系统与外部配置信息的传递;所述可重构输入输出端口用于实现可重构系统的数据输入与可重构运算数据的输出。本发明达到了可重构系统内部动态精度可控的目的,提高了可重系统仿真的灵活性,加快了可重构系统的设计开发与验证流程。
-
公开(公告)号:CN107392309A
公开(公告)日:2017-11-24
申请号:CN201710810528.9
申请日:2017-09-11
Applicant: 东南大学—无锡集成电路技术研究所 , 东南大学
Abstract: 本发明公开了一种基于FPGA的通用定点数神经网络卷积加速器硬件结构,包括:通用AXI4高速总线接口,通用GPIO接口;提供通用的存储器硬件并且支持高并行的读写操作;通用卷积器可对定点数精度配置,可配置卷积操作大小,在完成数据存储后可配合高并行的读写进行高并行的卷积运算;通用读写控制单元,包含对ram、rom、Fifo的读写控制逻辑以及地址产生逻辑;通用状态控制器,针对卷积层和读写、计算过程做出相应的单元运行反应,控制整体的计算流程;通用卷积结果缓存器,采用对卷积结果分段式累加的方法,高速并行对处理结果进行缓存和向总线发送。本发明在基于Yolo算法的人脸检测和基于CNN的人脸识别应用中得到验证,体现出极高的运行速度和较高的数据精度。
-
公开(公告)号:CN106505106A
公开(公告)日:2017-03-15
申请号:CN201610884867.7
申请日:2016-10-11
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/78 , H01L29/0688 , H01L29/66409
Abstract: 本发明提供一种高雪崩耐量的屏蔽栅功率晶体管及其制备方法。该晶体管采用表面MOS结构,半导体外延层设置有沟槽,沟槽内壁生长有上薄下厚的阶梯状场氧化层,场氧化层内淀积有源极多晶硅,沟槽外围设置有P型体区,P型体区内设置有N+源极和P型半导体接触区,P型体区外围设置有N型JFET区,器件表面淀积有源极金属铝,并与外延层形成良好的欧姆接触。其制备方法包括:外延生长步骤,JFET及P型体区离子注入步骤,沟槽刻蚀步骤,氧化层生长步骤,源极多晶硅淀积步骤,栅极多晶硅及栅极氧化层形成步骤,N+源极离子注入步骤,P型半导体接触区离子注入步骤及源极金属淀积步骤。根据本发明制备的屏蔽栅功率半导体晶体管雪崩耐量能力可提高27%以上。
-
公开(公告)号:CN105790808A
公开(公告)日:2016-07-20
申请号:CN201610099729.8
申请日:2016-02-23
Applicant: 东南大学—无锡集成电路技术研究所
CPC classification number: H04B7/0413 , H04L25/024
Abstract: 本发明提供一种面向MIMO检测的可重构阵列架构,应用于可重构处理器系统中。可重构阵列架构包含通用可重构阵列、特殊可重构阵列及共享存储体。相较于传统的可重构阵列计算架构,本文的架构可以实现多种矩阵运算及多种K值下的完整K?best算法,通过组合异构的可重构阵列,通过灵活的共享存储方式,完成高效的MIMO检测计算。
-
-
-
-
-
-
-
-
-