-
公开(公告)号：CN112865804B
公开(公告)日：2023-10-10
申请号：CN202110034136.4
申请日：2021-01-12
Applicant: 东南大学
IPC: H03M7/30
Abstract: 本发明公开了一种三值神经网络稀疏性权重的压缩计算单元，涉及神经网络硬件加速领域，包括依次连接的权重近似处理单元、哈夫曼编码单元、权重整合单元、序列检测译码模块和计算优化配置模块；本发明的近似压缩计算单元，通过对权重进行近似处理获得更高的稀疏性，通过对网络中大量重复出现的权重进行压缩编码，通过卷积计算结果的复用以及针对三值神经网络近似计算降低计算工作量，从而减少系统整体面积与功耗。
-
公开(公告)号：CN107783935B
公开(公告)日：2021-03-19
申请号：CN201710882550.4
申请日：2017-09-26
Applicant: 东南大学
IPC: G06F15/78
Abstract: 本发明公开了一种基于动态精度可配运算的近似计算可重构阵列，基于传统的可重构阵列，增加一个动态精度控制模块，用于实现如下操作：根据输入的配置信息，动态配置重构阵列里计算单元的迭代次数，以满足一定的精度需求；其硬件结构包括迭代控制器和配置控制器；迭代控制器用于调整乘法器的计算精度，通过动态配置迭代次数，可以满足不同计算精度的要求。配置控制器用于重新动态配置计算阵列模块。本发明设计简单，可行性好，通过动态调节迭代次数，从而实现了动态精度可配，减小计算复杂度和计算时间，并且降低了功耗，同时保证了一定的精度。
-
公开(公告)号：CN107229598A
公开(公告)日：2017-10-03
申请号：CN201710266364.8
申请日：2017-04-21
Applicant: 东南大学
Abstract: 本发明公开了一种面向卷积神经网络的低功耗电压可调卷积运算模块，包括数据传输单元、电压可调缓存单元、卷积运算模块三部分。对于卷积神经网络，卷积运算占据整体运算量的一半以上，而卷积计算时图像数据矩阵中数据会被同一卷积核读取多次，且存在多个卷积核对这些数据进行同时访问的情况，使数据重用频次进一步提高。由于数据矩阵中的数据重用频次存在较大差异，将重用频次相同或相近的数据存放在一起，根据缓存中数据重用频次的分布调节存储模块电压，可以降低卷积神经网络加速器的整体功耗。本发明提出的低功耗电压可调卷积运算模块可以根据不同重用次数，进行不同缓存区域的电压调节，用以完成不同规模及步长情况下的卷积运算。
-
公开(公告)号：CN106250103A
公开(公告)日：2016-12-21
申请号：CN201610633040.9
申请日：2016-08-04
Applicant: 东南大学
CPC classification number: G06F9/3867 , G06F9/30098 , G06F17/153
Abstract: 本发明公开了一种面向粗粒度可重构系统的卷积神经网络循环卷积计算数据重用的系统，包括主控制器及连接控制模块、输入数据重用模块、卷积循环运算处理阵列、数据传输通路四部分。卷积循环运算时，本质为多个二维输入数据矩阵与多个二维权重矩阵相乘，一般这些矩阵规模都较大，相乘占据整个卷积计算的大部分时间。本发明利用粗粒度可重构阵列体系完成卷积计算过程，当接收到卷积运算请求指令后，利用寄存器轮转的方式充分发掘卷积循环计算过程的输入数据可重用性，提高了数据利用率并降低了带宽访存压力，且所设计的阵列单元是可配置的，可以完成不同循环卷积规模及步长时的卷积运算。
-
公开(公告)号：CN105718421A
公开(公告)日：2016-06-29
申请号：CN201610047593.6
申请日：2016-01-25
Applicant: 东南大学
IPC: G06F15/78
CPC classification number: G06F15/781
Abstract: 本申请提供了一种面向多个粗粒度动态可重构阵列的数据缓存更新系统，基于传统的多阵列可重构系统，增加了一个片上更新仲裁模块。该模块与片上数据缓存模块耦合，包括四个分别与片上初始操作数寄存器、片上初始常数寄存器、阵列中间数据存储器和输出寄存器紧耦合的自衰减更新仲裁控制器，用于对片上初始数据、阵列计算中间数据以及输出数据的生命值进行判决，一旦有数据生命终止，就向相应的缓存单元发出数据更新请求。本发明基于对片上数据生命周期进行统一管理，提供了一种片上缓存单元动态复用的实现方法，提高了大规模可重构阵列的存储利用率（其中每个数据的生命周期由软件运行得到，存放在外存中）。
-
Patent Agency Ranking
公开(公告)号：CN107153522B
公开(公告)日：2020-10-02
申请号：CN201710266363.3
申请日：2017-04-21
Applicant: 东南大学
Abstract: 本发明公开了一种面向人工神经网络的动态精度可配近似乘法器，该动态精度可配近似乘法器在外部控制信号的控制下，根据数据的输入特性可以实现乘法运算的精度动态配置，并给出精确结果的近似结果。该动态精度可配近似乘法器带来的精度损失在可接受的范围内，同时提高了乘法的计算速度，大大降低功耗，满足了人工神经网络的计算需求。
-
公开(公告)号：CN106294278B
公开(公告)日：2019-03-12
申请号：CN201610619107.3
申请日：2016-08-01
Applicant: 东南大学
IPC: G06F15/78
Abstract: 本发明公开了一种用于动态可重构阵列计算系统的自适硬件预配置控制器，其功能为根据不同应用场景及计算需求选取最优化的动态可重构计算阵列硬件参数并对动态可重构计算阵列进行预配置，其核心结构包括阵列规模计算逻辑、路由结构计算逻辑、预配置信息缓存单元、预配置信息发送控制单元和预配置信息输出接口。本发明将多个计算逻辑紧耦合，组成一个完整的最优化硬件参数选择器，通过向动态可重构计算阵列发送相应的预配置信息，对阵列规模及其路由结构进行预配置，使得动态可重构阵列计算系统在灵活度和专用性能上达到更好的平衡。
-
公开(公告)号：CN107153522A
公开(公告)日：2017-09-12
申请号：CN201710266363.3
申请日：2017-04-21
Applicant: 东南大学
Abstract: 本发明公开了一种面向人工神经网络的动态精度可配近似乘法器，该动态精度可配近似乘法器在外部控制信号的控制下，根据数据的输入特性可以实现乘法运算的精度动态配置，并给出精确结果的近似结果。该动态精度可配近似乘法器带来的精度损失在可接受的范围内，同时提高了乘法的计算速度，大大降低功耗，满足了人工神经网络的计算需求。
-
公开(公告)号：CN106294278A
公开(公告)日：2017-01-04
申请号：CN201610619107.3
申请日：2016-08-01
Applicant: 东南大学
IPC: G06F15/78
CPC classification number: G06F15/7871
Abstract: 本发明公开了一种用于动态可重构阵列计算系统的自适硬件预配置控制器，其功能为根据不同应用场景及计算需求选取最优化的动态可重构计算阵列硬件参数并对动态可重构计算阵列进行预配置，其核心结构包括阵列规模计算逻辑、路由结构计算逻辑、预配置信息缓存单元、预配置信息发送控制单元和预配置信息输出接口。本发明将多个计算逻辑紧耦合，组成一个完整的最优化硬件参数选择器，通过向动态可重构计算阵列发送相应的预配置信息，对阵列规模及其路由结构进行预配置，使得动态可重构阵列计算系统在灵活度和专用性能上达到更好的平衡。
-
公开(公告)号：CN105677582A
公开(公告)日：2016-06-15
申请号：CN201610098958.8
申请日：2016-02-24
Applicant: 东南大学
IPC: G06F12/0811 , G06F12/0884
CPC classification number: G06F12/0811 , G06F12/0884
Abstract: 本发明公开了一种基于大规模嵌入式粗粒度可重构系统配置多模式传输的可控缓存实现方法，其包括系统总线、配置信息总线、外部存储器、片外存储接口、中断控制器、微处理器、共享存储器(即第三级配置缓存控制器)、多可重构处理器、片内外数据传输控制器、片外配置信息存储器、处理单元重构控制器，该处理方法在原有的缓存结构上增加了层次化多模式的配置传输控制器，控制可重构处理器进行配置的传输。本发明通过缓存控制器层次化结构优化了存储资源利用率，且通过多模式传输降低了配置管理复杂度。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.048 seconds)
