公开(公告)号：CN101685819A

公开(公告)日：2010-03-31

申请号：CN200910204953.9

申请日：2006-12-13

Applicant: 三菱电机株式会社

Inventor： 幡手一成

IPC: H01L27/082 ,  H01L29/739 ,  H01L29/08

CPC classification number: H01L29/7393 ,  H01L27/088 ,  H01L29/0696 ,  H01L29/7394

Abstract: 本发明提供一种提高集电极-发射极电流特性、缩短下降时间、特别是提高寄生半导体开关元件闭锁耐受性的半导体装置。本发明是由多个单元半导体元件组成的横向型半导体装置，各单元半导体元件由IGBT组成，包含：第1导电型的半导体衬底；设置在该半导体衬底内的第2导电型的半导体区；设置在该半导体区内的第1导电型的集电极层；在该半导体区中、与该集电极层隔开、设置得包围该集电极层的环形第1导电型基极层；设置在该基极层中，呈环形配置的第2导电型的第1发射极层，该第1发射极层和该集电极层之间的载流子移动用形成于该基极层内的沟道区进行控制，各个单元半导体元件设置得彼此相邻。

公开(公告)号：CN101515583A

公开(公告)日：2009-08-26

申请号：CN200910128725.8

申请日：2006-12-13

Applicant: 三菱电机株式会社

Inventor： 幡手一成

IPC: H01L27/082 ,  H01L29/739 ,  H01L29/417

Abstract: 本发明提供一种提高集电极－发射极电流特性、缩短下降时间、特别是提高寄生半导体开关元件闭锁耐受性的半导体装置。本发明是由多个单元半导体元件组成的横向型半导体装置，各单元半导体元件由IGBT组成，包含：第1导电型的半导体衬底；设置在该半导体衬底内的第2导电型的半导体区；设置在该半导体区内的第1导电型的集电极层；在该半导体区中、与该集电极层隔开、设置得包围该集电极层的环形第1导电型基极层；设置在该基极层中，呈环形配置的第2导电型的第1发射极层，该第1发射极层和该集电极层之间的载流子移动用形成于该基极层内的沟道区进行控制，各个单元半导体元件设置得彼此相邻。

公开(公告)号：CN100481492C

公开(公告)日：2009-04-22

申请号：CN200610142162.4

申请日：2006-09-28

Applicant: 三菱电机株式会社

Inventor： 幡手一成

IPC: H01L29/739 ,  H01L27/082

CPC classification number: H01L29/7393 ,  H01L29/0696 ,  H01L29/7394

Abstract: 本发明半导体装置包含横型的半导体元件单元，其具备：第1导电型的半导体基板；该半导体基板上设置的第2导电型的半导体区域；该半导体区域上设置的第1导电型的集电极层；该半导体区域中，与该集电极层保持间隔并包围该集电极层地设置的环状的第1导电型的基极层；以及该基极层中设置的第2导电型的第1发射极层，用该基极层中形成的沟道区域控制该第1发射极层和该集电极层之间的载流子的移动。该第1发射极层由沿该基极层设置的多个发射极层单元组成。从而，可提供提高集电极·发射极电流特性并缩短下降时间，且提高寄生可控硅的闩锁耐受性的半导体装置。

公开(公告)号：CN100477268C

公开(公告)日：2009-04-08

申请号：CN200610084495.6

申请日：2001-04-04

Applicant: 三菱电机株式会社

Inventor： 幡手一成 ,  久本好明

IPC: H01L29/78

CPC classification number: H01L29/7811 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0626 ,  H01L29/063 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/42368 ,  H01L29/66712 ,  H01L29/7395 ,  H01L29/7805 ,  H01L29/7808 ,  H01L29/7813

Abstract: 本发明的课题涉及一种半导体器件，其目的是在不使导通电阻增大的前提下提高di/dt容量及dV/dt容量。并且，为了实现上述目的，在半导体衬底(1)的上主面内，设在栅极焊区(12)正下方区域的焊区下基区(5)不与源电极(11)连接，也不与被连接在源电极(11)上的主基区(4)连接。即，焊区下基区(5)被置于浮置状态。

公开(公告)号：CN100426506C

公开(公告)日：2008-10-15

申请号：CN200510118896.4

申请日：2005-11-02

Applicant: 三菱电机株式会社

Inventor： 幡手一成

IPC: H01L27/04

CPC classification number: H01L21/823892 ,  H01L21/823814 ,  H01L21/823857 ,  H01L21/823878 ,  H01L27/0921 ,  H01L29/0634 ,  H01L29/0878 ,  H01L29/0886 ,  H01L29/1083 ,  H01L29/402 ,  H01L29/7816 ,  H01L29/8611

Abstract: 本发明得到高压侧浮动补偿电压的负变动而产生的锁定破坏容量高的半导体装置。在p-衬底(200)顶面内形成n型杂质区(121)。在n型杂质区(121)顶面内形成p阱(131)。另外，在n型杂质区(121)顶面内形成p+型源极区(126)和p+型漏极区(122)。在p阱(131)顶面内形成n+型漏极区(137)和n+型源极区(133)。在p-衬底(200)内形成比n型杂质区(121)更高浓度的n+埋入层(20)。n+埋入层(20)与n型杂质区(121)的底面相接，且形成得比n型杂质区(121)更深。

公开(公告)号：CN1542967A

公开(公告)日：2004-11-03

申请号：CN200410031307.4

申请日：2004-03-26

Applicant: 三菱电机株式会社

Inventor： 幡手一成 ,  秋山肇 ,  清水和宏

IPC: H01L27/04

CPC classification number: H01L21/761 ,  H01L27/0921 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的课题是得到能够避免因高压侧浮动偏移电压VS的负变动引起的误动作和锁定击穿的半导体器件。在NMOS 14与PMOS 15之间，在n型杂质区28的上表面内以与p型阱29相接的方式形成p+型杂质区33。在p+型杂质区33上形成电极41，电极41与高压侧浮动偏移电压端子VS连接。p+型杂质区33的杂质浓度比p型阱29的杂质浓度高，另外，p+型杂质区33形成得比p型阱29浅。在p+型杂质区33与PMOS15之间，在n型杂质区28的上表面内形成n+型杂质区32。在n+型杂质区32上形成电极40，电极40与高压侧浮动供给绝对电压VB端子连接。