半导体芯片及高频电路
    22.
    发明公开

    公开(公告)号:CN101641861A

    公开(公告)日:2010-02-03

    申请号:CN200780052489.5

    申请日:2007-11-15

    Abstract: 本发明提供一种能使与芯片端连接的反射电路、分波电路、匹配电路等充分地起作用的半导体芯片。该半导体芯片设于至少形成有一个半导体元件(11)的半导体基板上,具有:布线图案(12、14),该布线图案(12、14)与半导体元件(11)的各端子分别连接;及电极焊盘(13、15),该电极焊盘(13、15)与布线图案(12、14)连接,且用于连接形成在不同于半导体基板的其它基板上的信号输入输出电路,其中,该半导体芯片还包括:并联布线图案(16、18),该并联布线图案(16、18)在半导体元件的至少一个端子端与布线图案(12、14)连接;及电抗电路连接用电极焊盘(17、19),该电抗电路连接用电极焊盘(17、19)与并联布线图案(16、18)连接,且用于电连接与信号输入输出电路分开形成于其它基板上的电抗电路。

    波导管的连接结构
    23.
    发明公开

    公开(公告)号:CN101496219A

    公开(公告)日:2009-07-29

    申请号:CN200780028628.0

    申请日:2007-10-30

    Inventor: 铃木拓也

    CPC classification number: H01P1/042 H01P3/121

    Abstract: 一种将形成于多层电介质基板(1)的波导管(2)和形成于金属基板(3)的波导管(4)连接的波导管的连接结构,包括扼流圈结构,该扼流圈结构具有:形成于多层电介质基板(1)的波导管(2)的周围,具有与波导管(2)的E面端相距λ/4(λ:信号波的自由空间波长)左右的尺寸的矩形的导体图案(7);形成于导体图案(7)的端部和波导管(2)的E面端之间的导体图案(7)上的规定位置的导体开口部(8);与导体开口部(8)连接,形成于多层电介质基板的层叠方向的具有λg/4(λg:信号波的基板内有效波长)左右的长度的前端短路的电介质传输路径(9)。即使在多层电介质基板和金属基板产生间隙时,也可以得到波导管的连接面的信号泄漏较少的低损耗的波导管连接特性,并且防止在波导管的位置偏离时产生的因高阶模谐振导致的连接特性变差。

Patent Agency Ranking