公开(公告)号：CN119296626A

公开(公告)日：2025-01-10

申请号：CN202410633521.4

申请日：2024-05-21

Applicant: 三星电子株式会社

Inventor： 申峻昊 ,  罗韩星 ,  张宰薰 ,  徐万根 ,  申东旻

IPC: G11C29/42 ,  G11C29/00 ,  G11C29/44

Abstract: 提供了执行高效纠错码译码的存储器控制器和包括其的存储装置。所述存储器控制器包括：数据格式化器，接收第一硬判决数据至第N硬判决数据以及第一软判决数据至第N软判决数据，并且对第一硬判决数据至第N硬判决数据以及第一软判决数据至第N软判决数据执行格式化操作；以及纠错码(ECC)电路，从数据格式化器接收第一硬判决数据至第N硬判决数据以及第一软判决数据至第N软判决数据，并且通过ECC译码处理来纠正第一页上的错误，其中，数据格式化器执行格式化操作，使得第一硬判决数据至第N硬判决数据以及第一软判决数据至第N软判决数据以与从存储器装置接收它们的顺序不同的顺序被提供到ECC电路。

公开(公告)号：CN112951313B

公开(公告)日：2024-08-13

申请号：CN202011457064.6

申请日：2020-12-11

Applicant: 三星电子株式会社

Inventor： 郭熙烈 ,  张宰薰 ,  孙弘乐 ,  申东旻 ,  柳根荣 ,  李冈石 ,  韩泫昇

IPC: G11C29/42

Abstract: 一种包括高级别解码器和低级别解码器的存储控制器的操作方法，所述方法包括生成作为对从非易失性存储器设备读取的初始数据进行解码的结果的第一数据，以及指示第一数据的错误级别的第一校正子权重。当第一校正子权重是特定值时，第一数据被输出到主机。当第一校正子权重超过参考值时，选择具有第一纠错能力的高级别解码器来解码第一数据，并且当第一校正子权重等于或小于参考值时，选择具有低于第一纠错能力的第二纠错能力的低级别解码器来解码第一数据。

公开(公告)号：CN109714062B

公开(公告)日：2024-05-14

申请号：CN201811247776.8

申请日：2018-10-24

Applicant: 三星电子株式会社

Inventor： 张宰薰 ,  申东旻 ,  郑宪华 ,  孔骏镇 ,  孙弘乐 ,  林世镇

IPC: H03M13/37

Abstract: 提供了包括主存储器、标志存储器和解码逻辑器件的解码器。标志存储器被配置为存储标志数据，并且解码逻辑器件被配置为执行迭代。此外，解码逻辑器件被配置为：使用第一数据执行第i次操作，其中，i是自然数，对第二数据进行标志编码，第二数据是通过对第一数据执行第i次操作所获得的结果，如果标志编码成功，则将通过对第二数据执行标志编码所获得的结果作为第一标志数据存储在标志存储器中，并且如果标志编码失败，则将与第二数据的第一标志数据不同的预定第二标志数据存储在标志存储器中。

公开(公告)号：CN115733648A

公开(公告)日：2023-03-03

申请号：CN202210866899.X

申请日：2022-07-22

Applicant: 三星电子株式会社

Inventor： 张宰薰 ,  金志烨 ,  罗韩星 ,  罗渶锡 ,  徐万根 ,  孙弘乐 ,  林世镇

IPC: H04L9/40

Abstract: 提供了一种存储器装置和一种用于该存储器装置的数据加密/解密的方法。所述存储器装置包括：输入单元，其被配置为接收明文文本，并且输出明文块和CTS明文块；多核单元，其包括多个加密/解密核，多个加密/解密核被配置为将从输入单元提供的明文块中的每一个加密，并且根据加密/解密核控制单元的控制输出密码块；CTS核单元，其包括CTS核，CTS核被配置为将从输入单元提供的CTS明文块加密成CTS密码块；以及输出单元，其被配置为接收密码块和CTS密码块，并且输出密码文本。基于明文文本通过CTS计算来生成CTS明文块。

公开(公告)号：CN112836811A

公开(公告)日：2021-05-25

申请号：CN202010934441.4

申请日：2020-09-08

Applicant: 三星电子株式会社

Inventor： 薛昶圭 ,  孙弘乐 ,  柳根荣 ,  尹弼相 ,  张宰薰

IPC: G06N3/063 ,  G06N3/08 ,  G06N3/04

Abstract: 提供神经形态设备及包括其的神经形态系统。所述神经形态设备包括神经元块、尖峰发送电路和尖峰接收电路。所述神经元块包括通过多个突触连接的多个神经元，用于执行尖峰的生成和运算。所述尖峰发送电路基于从所述神经元块输出的多个发送尖峰信号生成非二进制发送信号，并且向传输通道发送所述非二进制发送信号，其中，所述非二进制发送信号包括关于所述多个发送尖峰信号中所包括的发送尖峰的信息。所述尖峰接收电路从所述传输通道接收非二进制接收信号，并且基于所述非二进制接收信号生成包括接收尖峰的多个接收尖峰信号，以向所述神经元块提供所述多个接收尖峰信号，其中，所述非二进制接收信号包括关于所述接收尖峰的信息。

公开(公告)号：CN112820339A

公开(公告)日：2021-05-18

申请号：CN202011224896.3

申请日：2020-11-05

Applicant: 三星电子株式会社

Inventor： 张宰薰 ,  孙弘乐 ,  薛昶圭 ,  邵惠晶 ,  吴和锡 ,  尹弼相 ,  林真洙

IPC: G11C16/10 ,  G11C29/42 ,  G11C16/34 ,  G11C16/16 ,  G11C7/18 ,  G11C8/14 ,  G06F12/0882 ,  G06F3/06 ,  G06N3/04 ,  G06N3/063 ,  G06N3/08

Abstract: 提供人工智能存储设备和包括该存储设备的存储系统。所述存储系统包括主机设备和存储设备。所述主机设备提供用于数据存储功能的第一输入数据和用于人工智能(AI)功能的第二输入数据。所述存储设备存储来自所述主机设备的所述第一输入数据，并且基于所述第二输入数据执行AI计算以生成计算结果数据。所述存储设备包括第一处理器、第一非易失性存储器、第二处理器和第二非易失性存储器。所述第一处理器控制所述存储设备的操作。所述第一非易失性存储器存储所述第一输入数据。所述第二处理器执行所述AI计算，并且与所述第一处理器区分开。所述第二非易失性存储器存储与所述AI计算相关联的权重数据，并且与所述第一非易失性存储器区分开。

公开(公告)号：CN112749795A

公开(公告)日：2021-05-04

申请号：CN202011107915.4

申请日：2020-10-16

Applicant: 三星电子株式会社

Inventor： 张宰薰 ,  孙弘乐 ,  薛昶圭 ,  柳根荣 ,  尹灿湖 ,  尹弼相

IPC: G06N3/063 ,  G06N3/04 ,  G06N3/08 ,  G06N20/00

Abstract: 提供了堆叠神经形态器件和神经形态计算系统。该堆叠神经形态器件包括逻辑裸片和核心裸片，逻辑裸片包括控制电路并被配置为与主机通信，核心裸片堆叠在逻辑裸片上并通过延伸穿过核心裸片的硅通孔(TSV)连接到逻辑裸片。核心裸片包括神经形态核心裸片，神经形态核心裸片包括连接到行线和列线的突触阵列。突触阵列包括被配置为存储权重并基于权重和输入数据执行计算的突触。权重包括在神经网络系统的层中。并且控制电路通过TSV向神经形态核心裸片提供权重，并控制神经形态核心裸片的数据传输。