-
公开(公告)号:CN106462391A
公开(公告)日:2017-02-22
申请号:CN201580024902.1
申请日:2015-04-21
申请人: 高通股份有限公司
发明人: 陈林 , 杜云 , 苏梅西·乌达亚库马兰 , 张弛红 , 安德鲁·埃文·格鲁贝尔
CPC分类号: G06F9/3012 , G06F9/30032 , G06F9/3017 , G06F9/3869 , G06F9/3875
摘要: 在一个实例中,一种方法包含:响应于通过处理单元接收请求将第一值从第一通用寄存器GPR移动到第三GPR及将第二值从第二GPR移动到第四GPR的一或多个指令,通过初始逻辑单元且在第一时钟周期期间将所述第一值拷贝到初始管线寄存器,通过所述初始逻辑且在第二时钟周期期间将所述第二值拷贝到所述初始管线寄存器,通过最终逻辑单元且在第三时钟周期期间将所述第一值从最终管线寄存器拷贝到所述第三GPR,及通过所述最终逻辑单元且在第四时钟周期期间将所述第二值从所述最终管线寄存器拷贝到所述第四GPR。
-
公开(公告)号:CN103109274B
公开(公告)日:2016-08-17
申请号:CN201180044782.3
申请日:2011-09-19
申请人: 高通股份有限公司
发明人: 阿列克谢·V·布尔德 , 科林·克里斯托弗·夏普 , 戴维·里赫尔·加西亚加西亚 , 张弛红
摘要: 本发明描述可用于多处理器计算平台内的通信技术。在一些实例中,所述技术可提供可用于在使用命令队列起始任务的多处理器计算平台内支持消息传递的软件接口。在额外的实例中,所述技术可提供可用于多处理器计算平台内的共享存储器处理器间通信的软件接口。在进一步的实例中,所述技术可提供图形处理单元GPU,所述图形处理单元包含用于支持所述GPU与主机CPU之间的消息传递和/或共享存储器通信的硬件。
-
公开(公告)号:CN103119912A
公开(公告)日:2013-05-22
申请号:CN201180044807.X
申请日:2011-09-19
申请人: 高通股份有限公司
发明人: 阿列克谢·V·布尔德 , 科林·克里斯托弗·夏普 , 戴维·里赫尔·加西亚·加西亚 , 张弛红
摘要: 本发明描述可用于多处理器计算平台内的通信技术。在一些实例中,所述技术可提供可用于在使用命令队列起始任务的多处理器计算平台内支持消息传递的软件接口。在额外的实例中,所述技术可提供可用于多处理器计算平台内的共享存储器处理器间通信的软件接口。在进一步的实例中,所述技术可提供图形处理单元GPU,所述图形处理单元包含用于支持所述GPU与主机CPU之间的消息传递和/或共享存储器通信的硬件。
-
公开(公告)号:CN115885254A
公开(公告)日:2023-03-31
申请号:CN202180051097.7
申请日:2021-08-04
申请人: 高通股份有限公司
IPC分类号: G06F8/41
摘要: 图形处理单元(GPU)利用块通用寄存器(bGPR)将指令组的样本的多个波加载到处理管线中,并从管线接收处理后的样本。GPU使用持久GPR和bGPR为执行第一波的指令组来获取bGPR的信用。GPU在将第一波加载到管线中时退还信用。当至少一个信用是可用的并且管线正在处理第一波时,GPU执行指令组的后续波来将样本加载到管线。GPU在队列中存储已加载到管线中的每个波的指示。GPU在bGPR的物理时隙是可用的时将队列中下一波的样本从管线返回到bGPR以供进一步处理。
-
-
公开(公告)号:CN106462391B
公开(公告)日:2019-07-05
申请号:CN201580024902.1
申请日:2015-04-21
申请人: 高通股份有限公司
发明人: 陈林 , 杜云 , 苏梅西·乌达亚库马兰 , 张弛红 , 安德鲁·埃文·格鲁贝尔
CPC分类号: G06F9/3012 , G06F9/30032 , G06F9/3017 , G06F9/3869 , G06F9/3875
摘要: 在一个实例中,一种方法包含:响应于通过处理单元接收请求将第一值从第一通用寄存器GPR移动到第三GPR及将第二值从第二GPR移动到第四GPR的一或多个指令,通过初始逻辑单元且在第一时钟周期期间将所述第一值拷贝到初始管线寄存器,通过所述初始逻辑且在第二时钟周期期间将所述第二值拷贝到所述初始管线寄存器,通过最终逻辑单元且在第三时钟周期期间将所述第一值从最终管线寄存器拷贝到所述第三GPR,及通过所述最终逻辑单元且在第四时钟周期期间将所述第二值从所述最终管线寄存器拷贝到所述第四GPR。
-
公开(公告)号:CN106662997B
公开(公告)日:2018-05-25
申请号:CN201580043312.3
申请日:2015-08-04
申请人: 高通股份有限公司
CPC分类号: G06F9/30098 , G06F8/441 , G06F9/30145 , G06F9/30181 , G06F9/3828 , G06F9/3859 , G06T1/20 , G06T2200/28
摘要: 本发明描述其中包含指示来指示作为确定最终值的一部分而产生的中间值是最后一次使用而不被存储在通用寄存器GPR中的技术。一种处理单元基于所述指示来避免将所述中间值存储在所述GPR中,因为确定所述最终值不再需要所述中间值。
-
公开(公告)号:CN106662997A
公开(公告)日:2017-05-10
申请号:CN201580043312.3
申请日:2015-08-04
申请人: 高通股份有限公司
CPC分类号: G06F9/30098 , G06F8/441 , G06F9/30145 , G06F9/30181 , G06F9/3828 , G06F9/3859 , G06T1/20 , G06T2200/28
摘要: 本发明描述其中包含指示来指示作为确定最终值的一部分而产生的中间值是最后一次使用而不被存储在通用寄存器GPR中的技术。一种处理单元基于所述指示来避免将所述中间值存储在所述GPR中,因为确定所述最终值不再需要所述中间值。
-
-
-
-
-
-
-