-
公开(公告)号：CN103280457A
公开(公告)日：2013-09-04
申请号：CN201310177386.9
申请日：2013-05-14
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/10 , H01L21/336
Abstract: 一种超低比导通电阻的横向高压功率器件及制造方法，属于功率半导体器件技术领域。通过光刻和离子注入工艺在第二导电类型半导体漂移区（2）表面形成的第二导电类型半导体重掺杂层（5），开态时为器件提供低阻表面导电通道，与降场层（3）下方的第二导电类型半导体漂移区（2）一起，为器件提供两个导电通道。由于采用离子注入增加了低阻表面导电通道，减小了器件表面的电阻率，极大地降低了器件的导通电阻。与常规具有降场层的高压器件相比，本发明提供的横向高压功率器件在相同芯片面积的情况下具有更小的导通电阻（或在相同的导通能力的情况下具有更小的芯片面积）。本发明可应用于消费电子、显示驱动等多种产品中。
-
公开(公告)号：CN102945839A
公开(公告)日：2013-02-27
申请号：CN201210519390.4
申请日：2012-12-06
Applicant: 电子科技大学
IPC: H01L23/528 , H01L23/552
Abstract: 一种部分场板屏蔽的高压互连结构，属于半导体功率器件技术领域。本发明用于具有高压互连线的跑道型横向功率器件中，包括双层部分多晶屏蔽场板和高压互连线；所述双层部分多晶屏蔽场板仅存在于高压互连线跨过的器件表面层中，无高压互连线跨越的器件表面没有多晶屏蔽场板；所述双层部分多晶屏蔽场板由第一层场板和第二层场板构成，其中第二层场板位于第一层场板与高压互连线之间；两层场板在器件表面层中呈非连续分布状，且两层场板之间交错分布并相距适当的距离。本发明与具有高压互连的传统浮空场板结构相比，在不影响浮空场板对高压互连线效应的屏蔽作用，保证器件耐压的基础上，减小了器件尺寸，增加了器件的开态电流能力。
-
公开(公告)号：CN103515428B
公开(公告)日：2015-12-09
申请号：CN201310406464.8
申请日：2013-09-09
Applicant: 电子科技大学
IPC: H01L29/739 , H01L29/06
Abstract: 本发明涉及半导体技术，具体的说是涉及一种PSOI横向高压功率半导体器件。本发明的一种横向高压MOSFET，其特征在于，在源端下方引入第二导电类型半导体埋层，避免载流子在源端过度集中，减小器件在源端的功耗，从而改善器件的自加热效应；第二导电类型半导体第一漂移区采用均匀掺杂，第二导电类型半导体第二漂移区采用浓度相对较高的掺杂，可以减小漂移区的电阻率，降低器件的比导通电阻，进而减小器件的功耗和温度。本发明的有益效果为，具有自加热效应良好、导通电阻低、耐压高、版图面积小等诸多优点，降低了工艺难度和成本。本发明尤其适用于PSOI横向高压功率半导体器件。
-
公开(公告)号：CN103489865B
公开(公告)日：2015-10-21
申请号：CN201310421629.9
申请日：2013-09-16
Applicant: 电子科技大学
IPC: H01L27/088 , H01L21/762
Abstract: 本发明涉及半导体技术，具体的说是涉及一种具有n+埋层的横向集成的准超结SOI半导体功率器件。本发明的其元胞结构包括依次层叠设置的衬底、埋氧层和SOI层，还包括高压pLDMOS、高压nLDMOS和低压CMOS；所述高压pLDMOS、高压nLDMOS和低压CMOS设置在SOI层上，高压nLDMOS设置在高压pLDMOS和低压CMOS之间；其特征在于，所述高压pLDMOS、高压nLDMOS和低压CMOS之间通过浅槽介质隔离区和层间介质相互隔离，所述层间介质与埋氧层的上表面连接，浅槽介质隔离区设置在层间介质上表面。本发明的有益效果为，可以实现100V～700V各种性能优良的高压器件，具有高速、高集成度、低导通损耗的优点。本发明尤其适用于横向集成SOI半导体功率器件。
-
公开(公告)号：CN102969357B
公开(公告)日：2015-08-19
申请号：CN201210516380.5
申请日：2012-12-06
Applicant: 电子科技大学
Abstract: 一种横向超结高压功率半导体器件，属于功率半导体器件技术领域。包括纵向超结元胞结构、终端结构和漏极引出结构；终端结构位于整体元胞结构的外侧或外围，漏极引出结构位于终端结构的外侧或外围；纵向超结元胞结构在提高击穿电压的同时降低导通电阻，相比传统横向超结器件，纵向超结元胞结构减小了版图面积，进一步降低了导通电阻；单个或多个元胞集成，多个并联元胞可共用同一个终端，并通过漏极引出结构将漏电极横向引出，使漏极、栅极和源极都在表面，不仅易于和常规电路集成，而且大大减小版图面积，进一步降低工艺成本；最后，本发明漏电极表面引出的具有低比导通电阻的超结横向高压器件可集成在各种衬底材料上，且集成度高。
-
Patent Agency Ranking
公开(公告)号：CN103515428A
公开(公告)日：2014-01-15
申请号：CN201310406464.8
申请日：2013-09-09
Applicant: 电子科技大学
IPC: H01L29/739 , H01L29/06
CPC classification number: H01L29/7393 , H01L29/0603
Abstract: 本发明涉及半导体技术，具体的说是涉及一种PSOI横向高压功率半导体器件。本发明的一种横向高压MOSFET，其特征在于，在源端下方引入第二导电类型半导体埋层，避免载流子在源端过度集中，减小器件在源端的功耗，从而改善器件的自加热效应；第二导电类型半导体第一漂移区采用均匀掺杂，第二导电类型半导体第二漂移区采用浓度相对较高的掺杂，可以减小漂移区的电阻率，降低器件的比导通电阻，进而减小器件的功耗和温度。本发明的有益效果为，具有自加热效应良好、导通电阻低、耐压高、版图面积小等诸多优点，降低了工艺难度和成本。本发明尤其适用于PSOI横向高压功率半导体器件。
-
公开(公告)号：CN103489865A
公开(公告)日：2014-01-01
申请号：CN201310421629.9
申请日：2013-09-16
Applicant: 电子科技大学
IPC: H01L27/088 , H01L21/762
Abstract: 本发明涉及半导体技术，具体的说是涉及一种具有n+埋层的横向集成的准超结SOI半导体功率器件。本发明的其元胞结构包括依次层叠设置的衬底、埋氧层和SOI层，还包括高压pLDMOS、高压nLDMOS和低压CMOS；所述高压pLDMOS、高压nLDMOS和低压CMOS设置在SOI层上，高压nLDMOS设置在高压pLDMOS和低压CMOS之间；其特征在于，所述高压pLDMOS、高压nLDMOS和低压CMOS之间通过浅槽介质隔离区和层间介质相互隔离，所述层间介质与埋氧层的上表面连接，浅槽介质隔离区设置在层间介质上表面。本发明的有益效果为，可以实现100V～700V各种性能优良的高压器件，具有高速、高集成度、低导通损耗的优点。本发明尤其适用于横向集成SOI半导体功率器件。
-
公开(公告)号：CN103413831A
公开(公告)日：2013-11-27
申请号：CN201310388681.9
申请日：2013-08-30
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明涉及半导体技术，具体的说是涉及一种横向高压器件及其制造方法。本发明的一种横向高压器件，其特征在于，通过推阱和离子注入工艺在第二种导电类型半导体漂移区中形成第一种导电类型半导体降场层，通过光刻和离子注入工艺，在第二种导电类型半导体漂移区的表面形成的第二种导电类型半导体重掺杂层。本发明的有益效果为，在保持高的击穿耐压的情况下，可以大大的降低器件比导通电阻，同时减小横向高压器件源端的电场峰值，避免强场效应，提高器件的击穿电压，具有更小的导通电阻，在相同的导通能力的情况下具有更小的芯片面积，并很好地优化器件的表面电场，同时，本发明提供的制造方法简单，工艺难度较低。本发明尤其适用于横向高压器件。
-
公开(公告)号：CN103022004A
公开(公告)日：2013-04-03
申请号：CN201210432010.3
申请日：2012-11-02
Applicant: 电子科技大学
IPC: H01L23/528
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 一种高压集成电路的互连结构，属于半导体功率器件技术领域。本发明在具有横向高压功率器件的高压集成电路中，采用多条窄线宽的金属连线连接横向高压功率器件的漏极（或阳极）和高压电路，多条窄线宽的金属连线共同分担横向高压功率器件所承载的电流大小，各条窄线宽的金属连线之间具有相应的间距。本发明可以大大减小高压互连线场致电荷的产生，有效屏蔽互连线电位对器件表面电场的影响，增强了器件在具有高压互连线时的耐压，提高了器件的性能。本发明可用于具有单RESURF、双RESURF结构的LDMOS、LIGBT或3D RESURF LDMOS等功率器件的高压集成电路中。
-
公开(公告)号：CN102969357A
公开(公告)日：2013-03-13
申请号：CN201210516380.5
申请日：2012-12-06
Applicant: 电子科技大学
Abstract: 一种横向超结高压功率半导体器件，属于功率半导体器件技术领域。包括纵向超结元胞结构、终端结构和漏极引出结构；终端结构位于整体元胞结构的外侧或外围，漏极引出结构位于终端结构的外侧或外围；纵向超结元胞结构在提高击穿电压的同时降低导通电阻，相比传统横向超结器件，纵向超结元胞结构减小了版图面积，进一步降低了导通电阻；单个或多个元胞集成，多个并联元胞可共用同一个终端，并通过漏极引出结构将漏电极横向引出，使漏极、栅极和源极都在表面，不仅易于和常规电路集成，而且大大减小版图面积，进一步降低工艺成本；最后，本发明漏电极表面引出的具有低比导通电阻的超结横向高压器件可集成在各种衬底材料上，且集成度高。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.02 seconds)
