-
公开(公告)号：CN118733083A
公开(公告)日：2024-10-01
申请号：CN202410814330.8
申请日：2024-06-24
Applicant: 电子科技大学
Abstract: 本发明提出一种应用于无人机飞控系统的轻量级远程升级方法，嵌入式平台下的远程升级领域。所述方法包括对软件架构进行重构解耦合，把底层不变的算法软件存储在QSPI Flash存储单元，把上层任务相关的参数内容存储在EEPROM存储单元中，轻量级升级时只需要升级EEPROM存储单元中的上层任务相关的参数。升级过程包括上位机升级及下位机升级。升级过程中大多数应用场景采用升级关键参数的方式，本发明能够完成系统大批量快速升级，大大缩短升级所需要的时间。
-
公开(公告)号：CN118468802A
公开(公告)日：2024-08-09
申请号：CN202410389904.1
申请日：2024-04-02
Applicant: 电子科技大学
IPC: G06F30/398
Abstract: 本发明属于集成电路技术领域，具体涉及一种基于Python与SVA的通用型FPV自动化验证平台生成系统设计。在本发明中，通过对通用模块诸如状态机等设计的逻辑功能点的分解，构建由分离功能点描述的简易模型；然后根据规范化要求，进行Excel表格填写，将其描述成便于程序读入、检查与分析的表格形式；最后由Python程序完成检查、提示与验证平台代码的生成。
-
公开(公告)号：CN114756491B
公开(公告)日：2023-06-20
申请号：CN202210413310.0
申请日：2022-04-20
Applicant: 电子科技大学
IPC: G06F13/368
Abstract: 本发明具体涉及一种基于群体决策算法的总线仲裁器及其实现方法，具有仲裁公平性好、总线利用率高的特点，属于总线仲裁器和仲裁方法领域。通信架构正在成为多主机互连系统的瓶颈，高效的仲裁器能够解决互连总线系统中由于多个主机同时请求访问而引起的争用现象。本发明引入Borda数的概念，将多种仲裁机制的优势结合，得出新的优先级序列。相较于固定优先级仲裁，它可以快速满足经常需要占用总线主机的响应。相较于轮询仲裁，它可以减少常访问总线的主机一半的等待时间，以避免多主机环境中的饥饿问题。与经典的总线仲裁算法相比，群体决策算法不仅考虑了多种优先级的综合优势，还保证了一定的公平性和更合理的总线利用率，具有一定的优越性。
-
公开(公告)号：CN115936064A
公开(公告)日：2023-04-07
申请号：CN202211141844.9
申请日：2022-09-20
Applicant: 电子科技大学
IPC: G06N3/0464 , G06N3/063
Abstract: 本发明具体涉及一种基于权重循环数据流的神经网络加速阵列，充分复用了从内存中读取的权重值和输入特征图数据，大大减少了对外部存储器的访问，属于神经网络的硬件加速技术领域。在人工智能芯片领域中，卷积运算占据整个卷积神经网络模型的计算量的百分之九十以上，本发明为了减少空域计算结构中，对输入数据的重复调用和移动，最大化数据复用，提出了权重循环数据流。通过设计一种基于权重循环数据流的PE阵列，对卷积操作进行优化，有效地降低硬件加速结构的功耗和延迟，从而提升系统的总体性能。
-
公开(公告)号：CN114816016A
公开(公告)日：2022-07-29
申请号：CN202210431037.4
申请日：2022-04-22
Applicant: 电子科技大学
Abstract: 本发明属于集成电路技术领域，具体涉及一种基于寄存器堆实现可配置的复位系统。该复位系统包括寄存器堆配置电路、寄存器堆、看门狗电路、上电复位电路、低电平检测电路和复位输出电路，寄存器配置电路可通过串行通信接口对寄存器堆进行配置，寄存器堆中集成多个特殊功能寄存器，可对看门狗电路的超时时长、低电平检测电路的检测阈值以及复位输出电路中复位输出信号的复位源进行控制。复位信号通过开漏端口进行输出，基于开漏电路的线与特性，本发明中的复位系统能应用于包含多复位源和多重复位目标的处理器复位系统。与现有技术相比，本发明通过寄存器堆对复位电路进行配置，占用的IO资源较少。本发明所述的复位系统同时集成三种复位功能，且能对复位输出信号的复位源进行控制，能支持大部分处理器系统的复位需求，适用范围很广。
-
Patent Agency Ranking
公开(公告)号：CN111884631A
公开(公告)日：2020-11-03
申请号：CN202010360191.8
申请日：2020-04-30
Applicant: 电子科技大学
Abstract: 本发明公开了一种基于ASIC设计流程的数字脉冲宽度调制模块，属于电子技术领域，主要包括Sigma-Delta调制器和Core DPWM两部分。Core DPWM由计数-比较模块，延迟链和RS触发器组成，Sigma-Delta调制器采用噪声整形技术，将Core DPWM模块的有效分辨率进行扩展。延迟链由可调节延迟单元和多路选择器串联组成，并配有校准模块控制延迟链的总延迟约为一个时钟周期。本发明使用多种结构组成混合结构，避免了单一结构在实现高分辨率DPWM模块时的各种缺点，具备线性度高、面积小、功耗低、容易修改的优点，有着极强的可移植性。
-
-
公开(公告)号：CN109558076A
公开(公告)日：2019-04-02
申请号：CN201811314799.6
申请日：2018-11-06
Applicant: 电子科技大学
IPC: G06F3/06
Abstract: 本发明为发明型专利，公开了一种可配置的虚拟SPI-FLASH，针对DSP通过传统SPI进行数据加载时，SPI-FLASH只能存储DSP应用程序的问题。其组成包括SOC总线模块、MUX模块、寄存器模块、数据缓存模块、数据备份模块、控制模块以及SPI从模块。虚拟SPI-FLASH以SOC接口模块的形式实现了SPI FLASH的功能，可实现将实际数据存储在任意存储器中，完成了虚拟存储器功能，可以达到节约存储空间的效果，并且具有高效、高速的特点。
-
公开(公告)号：CN109484357A
公开(公告)日：2019-03-19
申请号：CN201811313731.6
申请日：2018-11-06
Applicant: 电子科技大学
IPC: B60R25/25 , B60R16/023
Abstract: 本发明公开了一种基于CAN总线的汽车指纹防盗系统，属于汽车防盗领域技术。包括有指纹识别模块、发送机控制模块、报警装置、语音装置，这四个模块通过CAN总线互相进行通信。具有增加用户指纹、删除用户指纹、获取已存储用户指纹数以及进行指纹比对的功能，且通过指纹比对来控制发动机启动，增加了汽车的防盗能力。本发明基于汽车电子控制系统的CAN总线，采用分布式系统设计，具有较高的可靠性、安全性，由于CAN总线可灵活增减节点，且不影响整个系统的硬件设计和软件设计，因此本发明能以较低的开发成本，将本发明融入到现有的汽车电子设计系统中。
-
公开(公告)号：CN106656425A
公开(公告)日：2017-05-10
申请号：CN201710014107.5
申请日：2017-01-09
Applicant: 电子科技大学
CPC classification number: H04L1/1607 , H04L1/004
Abstract: 本发明公开了光纤通道中固定帧长度的一种高效差错重传与存取机制。该发明公开了一种将出错重传ARQ机制应用于基于FPGA平台的光纤通道点对点通信上的新方法。本发明是围绕光纤通道点对点通信中CRC检测后的重传数据与接收端快速取数据提出了一种优化的实现结构。本发明提出的方案的特色之处在于，接收端接受到的原始数据和重传后的数据无需进行排序，即可实现快速取出，从而节约了FPGA宝贵的存储资源，同时加快了处理速度。本发明方案实施的创新之处在于重传后的帧数据存储在双口RAM，帧信息缓存在寄存器组，这样即使重传后再次出错，也能再请求重传，直到得到正确的帧数据，并且这个过程不会有因为排序造成的延迟。
-
-
-
-
-
-
-
-
-
Search Results
63
records
(took 0.023 seconds)
