-
公开(公告)号：CN109273815A
公开(公告)日：2019-01-25
申请号：CN201811215480.8
申请日：2018-10-18
Applicant: 电子科技大学
Abstract: 本发明公开了一种KA波段的多层介质集成悬置线的过渡结构，电路板B和电路板组自上而下交替设置构成悬置线结构，悬置线结构的上下端面均设置与电路板B平行的电路板A；电路板组和电路板B上设置镂空，电路板组和电路板B的镂空构成波导腔；电路板B上设置金属走线结构，金属走线结构包括激励贴片，且激励贴片位于波导腔内，波导腔的内壁内均布有垂直于电路板B的金属柱。本发明还公开了一种KA波段的多层介质集成悬置线的纵向功分结构。本发明一种KA波段的多层介质集成悬置线的过渡及纵向功分结构，通过介质开槽，四周均匀排列金属柱的方式形成矩形波导，金属柱和介质板双面印刷的金属共同充当矩形波导的金属壁，能够很方便地实现各种尺寸的波导结构。
-
公开(公告)号：CN109149044A
公开(公告)日：2019-01-04
申请号：CN201810966420.3
申请日：2018-08-23
Applicant: 电子科技大学
IPC: H01P5/18
CPC classification number: H01P5/187
Abstract: 本发明公开了基于多内层结构的介质集成悬置线耦合器，包括由上而下依次设置的第一电路板、第二电路板、第三电路板、第四电路板、第五电路板、第六电路板和第七电路板；所述第三电路板上设置耦合结构A；所述第五电路板上设置耦合结构B；所述第四电路板上挖除介质形成贯通通孔；所述第三电路板和第五电路板通过第四电路板形成电耦合器。本发明基于多内层结构的介质集成悬置线耦合器，该结构能够在实现相对好的电路性能的前提下，降低整体电路的加工成本，并可以有效的降低损耗；与此同时，采用常规多层印制电路板加工工艺，不需要金属壳体封装和后期装配，也能够实现自封装的效果，并且成本较低，能够批量化生产。
-
公开(公告)号：CN109037867A
公开(公告)日：2018-12-18
申请号：CN201810966433.0
申请日：2018-08-23
Applicant: 电子科技大学
IPC: H01P1/207
CPC classification number: H01P1/207
Abstract: 本发明公开了基于介质集成悬置线的贴片滤波器结构，包括由上而下依次设置的电路板A、电路板B、电路板C、电路板D和电路板E；所述电路板C上挖除介质形成滤波空腔，所述滤波空腔内设置滤波结构；所述电路板B根据滤波结构的形状镂空，所述电路板D根据滤波结构的形状镂空；所述电路板C与电路板A之间形成空气腔体结构，所述电路板C与电路板E之间形成空气腔体结构。本发明基于介质集成悬置线的贴片滤波器结构，通过设置上述结构，减小了滤波器的介质损耗、辐射损耗和介质损耗，从而达到了贴片滤波器的低功耗设计目的，充分利用贴片结构可以介质集成悬置线平台的优势特点，实现较高性能的新型贴片滤波器结构。
-
公开(公告)号：CN109001690A
公开(公告)日：2018-12-14
申请号：CN201810730560.0
申请日：2018-07-05
Applicant: 电子科技大学
IPC: G01S7/292
Abstract: 本发明公开了基于馈电网络的时域空间域结合的雷达目标检测方法，所述方法包括：利用馈电网络的时间特性，在空间中探索目标点的大体方位，通过利用时间信号获取目标点位置粗略位置，在对天线信号进行聚焦，利用接收信号之间的相位关系利用子空间分解算法，获取目标点具体位置信息，本发明在时间域阶段是利用bulter馈电网络实现波束扫描实现的，相比于在一个波束下，在固定的具体的方向是实现波束赋形探测距离更远一些；运用算法扫描的空间域阶段，是通过运用算法实现的，能够在一个角度范围内更为定位更多的目标点，更为精确的识别目标点信息。
-
公开(公告)号：CN107293842A
公开(公告)日：2017-10-24
申请号：CN201710474987.4
申请日：2017-06-21
Applicant: 电子科技大学
Abstract: 本发明公开了一种基于介质集成悬置线的巴特勒矩阵网络结构，所述结构包括：巴特勒矩阵网络和介质集成悬置线，巴特勒矩阵网络封装固定在介质集成悬置线的空腔中，巴特勒矩阵网络的部件与介质集成悬置线的空腔一一对应，解决了现有的巴特勒矩阵网络存在电路版图布局困难，损耗较大的技术问题，实现了基于介质集成悬置线的巴特勒矩阵网络损耗较低，易于集成的技术效果。
-
Patent Agency Ranking
公开(公告)号：CN119814274A
公开(公告)日：2025-04-11
申请号：CN202411957585.6
申请日：2024-12-27
Applicant: 电子科技大学
Abstract: 本发明属于密码学与网络安全领域，提供了一种基于无证书同态网络编码签名的无人机安全协同计算方法，旨在解决无人机群在协同计算中数据传输的安全性问题，其中主要包括：KGC通过生成私有和公共参数来初始化物联网数据传输系统。它通过安全参数和增广向量的维数作为输入，运行Setup算法生成双线性群、主密钥和哈希函数；无人机向KGC发送ID进行注册，并从KGC获得部分私钥；为了抵御污染攻击，用户在发送数据包之前会将数据分成若干个向量，并对向量生成签名；各无人机节点在接收到信道传来的数据包后，对发来的数据包进行完整性校验，丢弃损坏的数据包，对未损坏的数据包进行合并。若该节点为中间节点，则向下游节点发送向量和签名的数据包。
-
公开(公告)号：CN108900183B
公开(公告)日：2020-10-23
申请号：CN201810757241.9
申请日：2018-07-11
Applicant: 电子科技大学
IPC: H03K17/74
Abstract: 本发明公开了一种基于介质集成悬置线的低损耗开关电路，开关电路安装在介质集成悬置线上，开关电路包括：第一至第四二极管、4个补偿结构、第一隔直器、第二隔直器、射频扼流圈、电容；解决了现有开关电路存在的损耗大、体积大、集成度低等缺点，实现了介质集成悬置线开关电路低损耗、体积小、易于集成的技术效果；同时，避免了使用分立电容、分立电感所引入的寄生效应，提高了仿真精准性和整体电路性能。
-
公开(公告)号：CN107293842B
公开(公告)日：2020-03-31
申请号：CN201710474987.4
申请日：2017-06-21
Applicant: 电子科技大学
IPC: H01Q1/32 , H01Q3/40 , G01S7/28 , G01S13/931
Abstract: 本发明公开了一种基于介质集成悬置线的巴特勒矩阵网络结构，所述结构包括：巴特勒矩阵网络和介质集成悬置线，巴特勒矩阵网络封装固定在介质集成悬置线的空腔中，巴特勒矩阵网络的部件与介质集成悬置线的空腔一一对应，解决了现有的巴特勒矩阵网络存在电路版图布局困难，损耗较大的技术问题，实现了基于介质集成悬置线的巴特勒矩阵网络损耗较低，易于集成的技术效果。
-
公开(公告)号：CN109039290A
公开(公告)日：2018-12-18
申请号：CN201810730106.5
申请日：2018-07-05
Applicant: 电子科技大学
CPC classification number: H03F1/565 , H03F3/195 , H03F3/213 , H03F3/24 , H03F2200/451
Abstract: 本发明公开了基于介质集成悬置线的集总元件功率合成放大器，功率合成放大器为N路功率合成放大器，N路功率放大器的每一路为一个M级功率放大器，功率分配/合成器为N路功率分配/合成器；M级功率放大器的输入输出匹配电路均采用由若干折线电感和双层交指电容组成的带通滤波器型匹配网络，在减小电路尺寸的同时，对信号进行筛选，使M级功率放大器有较好的增益平坦度；功率分配/合成器采用由若干双层螺旋电感和双层交指电容组成的低通滤波器型匹配电路，并采用双层互联的馈线，双层螺旋电感和双层馈线的使用减小了导体损耗；集总元件功率合成放大器解决了当前功率合成合成放大器损耗大，体积大，笨重，及需要额外金属屏蔽壳的问题。
-
公开(公告)号：CN107529274A
公开(公告)日：2017-12-29
申请号：CN201710786593.2
申请日：2017-09-04
Applicant: 电子科技大学
Abstract: 本发明公开了一种基于3D打印的介质集成悬置线电路结构，所述电路结构包括：电路部分，用于设计所需电路；电路固定部分，用于将电路部分与空腔壁相连；空腔部分，介于电路部分与空腔壁之间，用于传输能量；空腔壁，用于封装整个悬置线电路，解决了现有的介质集成悬置线空间利用率不高，加工复杂的技术问题，实现了介质集成悬置线空间利用率高，加工简单的技术效果。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.026 seconds)
