-
公开(公告)号：CN109001690B
公开(公告)日：2020-05-12
申请号：CN201810730560.0
申请日：2018-07-05
Applicant: 电子科技大学
IPC: G01S7/292
Abstract: 本发明公开了基于馈电网络的时域空间域结合的雷达目标检测方法，所述方法包括：利用馈电网络的时间特性，在空间中探索目标点的大体方位，通过利用时间信号获取目标点位置粗略位置，在对天线信号进行聚焦，利用接收信号之间的相位关系利用子空间分解算法，获取目标点具体位置信息，本发明在时间域阶段是利用bulter馈电网络实现波束扫描实现的，相比于在一个波束下，在固定的具体的方向是实现波束赋形探测距离更远一些；运用算法扫描的空间域阶段，是通过运用算法实现的，能够在一个角度范围内更为定位更多的目标点，更为精确的识别目标点信息。
-
公开(公告)号：CN108365316B
公开(公告)日：2020-02-21
申请号：CN201810123214.6
申请日：2018-02-07
Applicant: 电子科技大学
Abstract: 本发明公开了一种基于超材料的介质集成悬置线结构，包括介质集成悬置线平台，所述介质集成悬置线平台包括自上而下重叠设置的六层电路板，每层电路板包括上下两面金属层及设置在上下两面金属层之间的介质层，其中，第二层和第五层电路板上设置有空气腔，第四层电路板上设置有超材料结构，所述超材料结构包括两端部和连接在两端部之间的连接部，所述连接部的截面积小于端部的截面积。其将超材料结构引入介质集成悬置线结构中，有效减小电路尺寸，实现电路小型化。
-
公开(公告)号：CN107580428B
公开(公告)日：2019-12-10
申请号：CN201710759396.1
申请日：2017-08-30
Applicant: 电子科技大学
Abstract: 本发明公开了基于锡压的介质集成悬置线电路实现方法，其包括如下步骤：步骤A)使用标准的单层双面印制电路板加工工艺将悬置线电路上的多层介质基板分别进行加工；步骤B)在中间一层或多层的介质基板上进行挖槽镂空处理；步骤C)在全部相邻两层介质基板之间需要刷锡的金属层上放置漏孔板，漏孔板为打上通孔的钢板、铝板或其他具有一定机械强度的金属板材，将漏孔板通过外力紧紧贴合在其中一层金属层上，进行刷锡操作，使得锡膏能够均匀填充在漏孔板的打孔内；步骤D)当漏孔板的打孔内填充满锡膏后，移除漏孔板，将多层电路板合在一起按照对应次序对齐放置。本发明通过上述原理，电路的电连通性好，加工的成品率高，加工成本低。
-
公开(公告)号：CN108598638B
公开(公告)日：2019-10-11
申请号：CN201810330267.5
申请日：2018-04-13
Applicant: 电子科技大学
IPC: H01P1/213
Abstract: 本发明公开了基于介质集成悬置线的多工器结构，所述多工器为N工器，N为大于等于2的正整数，N工器包括第一至第N带通滤波器，每个带通滤波器均包括：相互连接的一低通滤波器和一高通滤波器；当多工器为双工器时，第二低通滤波器的一端为双工器的输入端，第二低通滤波器的另一端通过T型结与第二高通滤波器和第一低通滤波器相连，第二高通滤波器另一端为第二输出端，第一低通滤波器另一端与第一高通滤波器相连，第一高通滤波器的另一端为第一输出端；解决了在多工器同时接收、发射信号时保证信道之间的高隔离度，避免其相互干扰。
-
公开(公告)号：CN107580428A
公开(公告)日：2018-01-12
申请号：CN201710759396.1
申请日：2017-08-30
Applicant: 电子科技大学
Abstract: 本发明公开了基于锡压的介质集成悬置线电路实现方法，其包括如下步骤：步骤A)使用标准的单层双面印制电路板加工工艺将悬置线电路上的多层介质基板分别进行加工；步骤B)在中间一层或多层的介质基板上进行挖槽镂空处理；步骤C)在全部相邻两层介质基板之间需要刷锡的金属层上放置漏孔板，漏孔板为打上通孔的钢板、铝板或其他具有一定机械强度的金属板材，将漏孔板通过外力紧紧贴合在其中一层金属层上，进行刷锡操作，使得锡膏能够均匀填充在漏孔板的打孔内；步骤D)当漏孔板的打孔内填充满锡膏后，移除漏孔板，将多层电路板合在一起按照对应次序对齐放置。本发明通过上述原理，电路的电连通性好，加工的成品率高，加工成本低。
-
Patent Agency Ranking
公开(公告)号：CN106785284A
公开(公告)日：2017-05-31
申请号：CN201611113847.6
申请日：2016-12-06
Applicant: 电子科技大学
Abstract: 本发明公开了基于介质集成悬置线的低损耗电路结构，包括N层进行层叠设置的电路板，N为大于等于3的奇数，电路板包括介质基板和设置在介质基板正反面的金属层，位于中间层的电路板与位于顶层的电路板之间形成腔体A，位于中间层的电路板与位于底层的电路板之间形成腔体B，位于中间层的电路板进行金属布线，形成信号导带，所述位于中间层的电路板上金属布线以外的区域进行局部镂空切除，形成至少一个镂空腔，记为腔体C，腔体A、腔体B、腔体C形成连续腔体结构，N层进行层叠设置的电路板上开有贯穿至少一层电路板的金属化通孔A。所述传输线形成了围绕信号导带的空气腔体结构，从而可以减小传输线的介质损耗，具有低功耗、结构紧凑、重量轻、体积小、成本低、易于组装的优点，有效克服了当前的传输线存在的损耗大、成本高的问题。
-
公开(公告)号：CN106411314A
公开(公告)日：2017-02-15
申请号：CN201610793752.7
申请日：2016-08-31
Applicant: 电子科技大学
IPC: H03K19/0175 , G06F17/50
CPC classification number: H03K19/017545 , G06F17/5009
Abstract: 本发明公开了基于变压器的差分耦合电路及介质集成悬置线差分耦合器，设有八个单端端口，形成四个差分端口，每两个差分端口之间均设置一个差分电路，每个差分电路包括二个线圈和四个电容，两个线圈之间并联两个电容，每一个线圈两端并联一个电容，从而保证差分耦合器能够在一定的频段内实现差模工作、共模抑制和交叉模转换抑制。同时，该差分耦合器还具有体积小、重量轻、功耗低、自封装、一体化集成、电磁屏蔽、成本低的特点，进一步提高了所述差分耦合器的性能。
-
公开(公告)号：CN119939365A
公开(公告)日：2025-05-06
申请号：CN202510436087.5
申请日：2025-04-09
Applicant: 电子科技大学
IPC: G06F18/241 , G06F18/2415 , G06F18/25 , G06N3/0475 , G06N3/094
Abstract: 本申请公开了一种基于动态对抗训练的无人机自适应感知与防御方法及设备，属于无人机系统安全技术领域。本申请方法包：量化不同的物理环境因素，进行物理攻击建模；基于建立的物理攻击模型，采用生成对抗网络生成动态对抗样本；基于多模态数据融合的方式构建物理攻击类型检测模型；基于构建攻击类型模型检测进行物理攻击检测，若检测出具体的物理攻击类型，则基于该物理攻击类型对应的目标识别模型进行目标识别和定位；否则，基于通用目标识别模型进行目标识别和定位。本申请还公开基于该方法的电子设备。本申请能够显著提升无人机在多样化物理环境下的鲁棒性，使系统在复杂环境中准确识别并检测异常攻击，因而实现更精准的目标识别和定位。
-
公开(公告)号：CN107529274B
公开(公告)日：2020-01-07
申请号：CN201710786593.2
申请日：2017-09-04
Applicant: 电子科技大学
Abstract: 本发明公开了一种基于3D打印的介质集成悬置线电路结构，所述电路结构包括：电路部分，用于设计所需电路；电路固定部分，用于将电路部分与空腔壁相连；空腔部分，介于电路部分与空腔壁之间，用于传输能量；空腔壁，用于封装整个悬置线电路，解决了现有的介质集成悬置线空间利用率不高，加工复杂的技术问题，实现了介质集成悬置线空间利用率高，加工简单的技术效果。
-
公开(公告)号：CN106411314B
公开(公告)日：2019-03-19
申请号：CN201610793752.7
申请日：2016-08-31
Applicant: 电子科技大学
IPC: H03K19/0175 , G06F17/50
Abstract: 本发明公开了基于变压器的差分耦合电路及介质集成悬置线差分耦合器，设有八个单端端口，形成四个差分端口，每两个差分端口之间均设置一个差分电路，每个差分电路包括二个线圈和四个电容，两个线圈之间并联两个电容，每一个线圈两端并联一个电容，从而保证差分耦合器能够在一定的频段内实现差模工作、共模抑制和交叉模转换抑制。同时，该差分耦合器还具有体积小、重量轻、功耗低、自封装、一体化集成、电磁屏蔽、成本低的特点，进一步提高了所述差分耦合器的性能。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.028 seconds)
