-
公开(公告)号：CN115659253A
公开(公告)日：2023-01-31
申请号：CN202211105354.3
申请日：2022-09-09
Applicant: 电信科学技术第五研究所有限公司
IPC: G06F18/2415 , G06F18/2431 , G06F18/214 , G06F18/22 , G06N3/0455 , G06N3/0442 , G06N3/0895 , G06N7/01 , G06F16/29
Abstract: 本发明公开了一种基于多维模型融合的水下目标识别方法，包括：采用深度神经网络、随机森林、Xgboost、adaboost模型的集成对待识别的水下目标数据进行大类初筛，得到该待识别的水下目标数据的目标大类；根据目标大类和所述目标大类中的任一目标机型建立模型；基于地理位置、航行轨迹、区域事件和时间分布结合标注的样本数据集进行深度学习与目标函数概率分布计算，求得模型输出的任一目标大类的概率分布；根据概率分布选取概率较大的N个目标机型。通过上述方案，本发明具有逻辑简单、识别准确可靠等优点，在水下目标识别技术领域具有很高的实用价值和推广价值。
-
公开(公告)号：CN111694831A
公开(公告)日：2020-09-22
申请号：CN202010539961.5
申请日：2020-06-15
Applicant: 电信科学技术第五研究所有限公司
IPC: G06F16/215 , G06Q10/06 , G06Q50/26 , G06N7/00 , G06N5/04
Abstract: 本发明公开了一种基于知识评价的卫星地面观测系统任务去重方法，所述卫星地面观测系统任务去重方法为：对每个卫星进行知识价值评价，当多个卫星的可观测时间窗口存在任务冲突时，按照每个卫星的知识价值评价分值进行任务时间去重。本发明中实现了基于知识评价的卫星地面观测系统任务去重方法，通过为每个卫星赋予知识价值评分，将传统算法按最大任务执行时间优化为按最大任务价值作为任务去重的凭证，能够在多个卫星观测任务冲突时为观测用户实现最大观测价值。
-
公开(公告)号：CN108933752B
公开(公告)日：2020-04-17
申请号：CN201810768159.6
申请日：2018-07-13
Applicant: 电信科学技术第五研究所有限公司
IPC: H04L27/26
Abstract: 本发明公开了一种PRACH基带信号的IDFT实现结构及实现方法，该结构为现场可编程门阵列FPGA结构，包括使能模块、只读存储器ROM1和ROM2、相位一索引号计算模块、相位二索引号计算模块、乘法器一、IFFT运算模块和乘法器二，使能模块包括计数器2和随机存储器RAM，计数器2的输出端与RAM的输入端连接，相位一索引号计算模块的输出端与ROM1的输入端连接，相位二索引号计算模块的输出端与ROM2的输入端连接，乘法器一的输入为使能模块的输出和ROM1的输出，乘法器一的输出端与IFFT运算模块的输入端连接，乘法器二的输入为IFFT的输出和ROM2的输出；RAM、ROM1和ROM2的输入均为读地址。本发明充分利用其输入信号存在大量零值的特点，简化信号生成过程中IDFT的计算，进而简化整个信号生成过程。
-
公开(公告)号：CN108809883A
公开(公告)日：2018-11-13
申请号：CN201810768032.4
申请日：2018-07-13
Applicant: 电信科学技术第五研究所有限公司
IPC: H04L27/26
Abstract: 本发明公开了一种PRACH基带信号的DFT实现结构及实现方法，该结构为现场可编程门阵列FPGA结构，包括ROM1、ROM2和ROM3，相位一索引号计算模块、相位二索引号计算模块、加法器一、求模模块和乘法器，ROM1的输出端分别与相位一索引号计算模块和ROM3的输入端连接，加法器一的输入为相位一索引号计算模块和相位二索引号计算模块的输出，加法器一的输出端与求模模块的输入端连接，求模模块的输出端与ROM2的输入端连接，乘法器的输入为ROM2和ROM3的输出；ROM1、ROM2和ROM3分别用于存储1/umodNZC、和Xu(0)的值，相位一索引号计算模块和相位二索引号计算模块分别用于计算z(k)和序列的相位索引号。本发明充分利用ZC序列的特殊性，简化了信号生成过程中DFT的计算，进而简化整个信号生成过程。
-
公开(公告)号：CN108733617A
公开(公告)日：2018-11-02
申请号：CN201810467263.1
申请日：2018-09-20
Applicant: 电信科学技术第五研究所有限公司
IPC: G06F15/173
Abstract: 本发明提供了一种Fibre channel 64位并行加扰解扰器的FPGA实现方法。包括加扰实现方法及解扰实现方法。所述加扰实现方法是利用一个异或树和一个延迟单元实现64路并行的加扰。所述解扰实现方法是利用一个异或树和一个延迟单元实现64路并行的解扰。本发明提供了一种更高并行度的FPGA实现方案加扰实现方案：该方案采用一个异或树和一延迟单元实现64路并行的加扰。采用一个异或树和一延迟单元实现64路并行的解扰。本发明能更好的适应Fibre channel通信中高速率的要求。
-
Patent Agency Ranking
公开(公告)号：CN118695352A
公开(公告)日：2024-09-24
申请号：CN202410630568.5
申请日：2024-05-21
Applicant: 电信科学技术第五研究所有限公司
Abstract: 本发明公开了一种基于正交特征融合辅助的OTFS定时同步方法及装置，该OTFS定时同步装置包括初始信号盲检测单元用于将接收机接收的OTFS信号转换为初始定时观测信号矢量并将其分别发送至模式驱动特征提取单元和数据驱动特征提取单元；模式驱动特征提取单元和数据驱动特征提取单元分别用于提取初始定时观测信号矢量的模式驱动正交特征和数据驱动正交特征；正交特征融合单元用于对正交特征进行特征融合，并将融合后得到的定时同步正交融合特征发送至智能决策单元；智能决策单元用于根据定时偏移试探值、定时偏移最大试探值和定时同步正交融合特征，得到定时同步估计值。本发明提高了OTFS系统在多普勒和多径影响下的定时同步准确性且能适用于OFDM系统。
-
公开(公告)号：CN111694831B
公开(公告)日：2023-04-18
申请号：CN202010539961.5
申请日：2020-06-15
Applicant: 电信科学技术第五研究所有限公司
IPC: G06F16/215 , G06Q10/0639 , G06Q50/26 , G06N7/01 , G06N5/04
Abstract: 本发明公开了一种基于知识评价的卫星地面观测系统任务去重方法，所述卫星地面观测系统任务去重方法为：对每个卫星进行知识价值评价，当多个卫星的可观测时间窗口存在任务冲突时，按照每个卫星的知识价值评价分值进行任务时间去重。本发明中实现了基于知识评价的卫星地面观测系统任务去重方法，通过为每个卫星赋予知识价值评分，将传统算法按最大任务执行时间优化为按最大任务价值作为任务去重的凭证，能够在多个卫星观测任务冲突时为观测用户实现最大观测价值。
-
公开(公告)号：CN109728933B
公开(公告)日：2021-09-24
申请号：CN201811395113.0
申请日：2018-11-21
Applicant: 电信科学技术第五研究所有限公司
IPC: H04L12/24 , H04L12/911 , H04L29/08
Abstract: 分布式应用软件网络流量控制方法，涉及计算机通信技术。本发明按照下述步骤控制带宽：1)在初次传输，节点内各服务器将自身带宽限额设置为所在节点的节点带宽限额传输业务数据，记录实际带宽；2)各服务器得到其他服务器在上一传输时间周期内使用的实际带宽总量C2；3)各服务器将自身在上一传输时间周期内使用的实际带宽作为本步骤传输时间周期的自身带宽限额传输业务数据，记录实际带宽；4)各服务器得到其他服务器在步骤3)的传输时间周期内使用的实际带宽总量C1；5)C1 C2则降低自身带宽限额；传输业务数据，记录自身实际带宽。本发明实现了最大效率的带宽利用。
-
公开(公告)号：CN113297743A
公开(公告)日：2021-08-24
申请号：CN202110587214.3
申请日：2021-05-27
Applicant: 电信科学技术第五研究所有限公司
IPC: G06F30/20 , G06F111/10 , G06F119/12 , G06F119/14
Abstract: 本发明公开了一种空间目标过境时段快速计算方法，包括：设定轨道预报时间间隔，并将给定的预报期按照预报时间间隔进行定长划分，将预报期结束时刻作为一个预报时间点；基于SGP4/SDP4轨道动力学模型计算目标在每个轨道预报时间点的轨道位置，将目标轨道位置转换为相对于测站设备的方位角、俯仰角；通过二分查找法依次找到目标预报时段内所有目标出入境准确时刻；生成目标过境时段，形成目标过境结果。本发明简化了目标是否过境的几何判断条件，简单实用；能快速计算在轨目标在预报期的过境时段，执行效率巨大提升，同时克服了同类过境时段计算方法存在的时间抖动问题。
-
公开(公告)号：CN108989258A
公开(公告)日：2018-12-11
申请号：CN201810768157.7
申请日：2018-07-13
Applicant: 电信科学技术第五研究所有限公司
IPC: H04L27/26
Abstract: 本发明公开了一种PRACH基带信号的求模实现结构及实现方法，该结构为现场可编程门阵列FPGA结构，用于实现两个15比特无符号整数x和y的乘积对24576求模，其特征在于，包括分别对x和y进行截位的截位器一和截位器二、S201模块、S202模块、S203模块、S204模块、S205模块、S206模块、S207模块、S208模块、S209模块、S210模块、加法器、减法器、判断器和选择器，截位器一和截位器二具有相同的结构，均包括10个子截位器。本发明通过层层截位，简化求模运算，进而简化信号生成过程中IDFT的计算，从而简化整个信号生成过程。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.028 seconds)
