公开(公告)号：CN102709268A

公开(公告)日：2012-10-03

申请号：CN201210209452.1

申请日：2008-07-18

Applicant: 瑞萨电子株式会社

Inventor： 高桥典之

IPC: H01L23/495 ,  H01L23/31 ,  H01L21/58

CPC classification number: H01L24/97 ,  H01L2224/29339 ,  H01L2224/32245 ,  H01L2224/45 ,  H01L2224/45139 ,  H01L2224/45144 ,  H01L2224/48095 ,  H01L2224/48247 ,  H01L2224/48639 ,  H01L2224/73265 ,  H01L2224/83192 ,  H01L2224/85439 ,  H01L2224/92247 ,  H01L2224/97 ,  H01L2924/00011 ,  H01L2924/01029 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/15747 ,  H01L2924/181 ,  H01L2224/85 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2924/01005

Abstract: 提供了一种使用引线框架的多引脚结构的半导体器件。所述半导体器件包括：具有芯片支撑表面的垫片，所述芯片支撑表面的尺寸小于所述半导体芯片的背部表面；布置在所述垫片周围的多条引线，所述半导体芯片安装在所述垫片的芯片支撑表面上方；多条悬挂引线，其用于支撑所述垫片；四条条引线，其布置在所述垫片外侧以便围绕所述垫片，并且其耦合至所述悬挂引线；多条导线，用于在半导体芯片和所述引线之间进行耦合；以及密封体，用于利用树脂来密封所述半导体芯片和所述导线，第一缝隙分别形成在条引线的用于与所述悬挂引线耦合的第一耦合部分中。

公开(公告)号：CN110931438A

公开(公告)日：2020-03-27

申请号：CN201911240957.2

申请日：2014-11-18

Applicant: 瑞萨电子株式会社

Inventor： 高桥典之

IPC: H01L23/31 ,  H01L23/48 ,  H01L23/49

Abstract: 本发明涉及电子装置，提高半导体器件的安装可靠性。QFP(5)包括：搭载半导体芯片(2)的晶片焊盘(1c)；配置在晶片焊盘的周围的多个内引线部(1a)；与多个内引线部(1a)分别相连的多个外引线部(1b)；将半导体芯片的接合焊盘(2c)与多个内引线部分别电连接的多个导线(4)；封固半导体芯片的封固体(3)。而且，半导体芯片的厚度大于从晶片焊盘(1c)的下表面(1cb)到封固体(3)的下表面(3b)的厚度(T5)，且封固体的下表面(3b)与多个外引线部(1b)的各个外引线部的前端部(1be)之间的距离(D1)大于封固体中的从半导体芯片的主面(2a)到上表面(3a)的厚度(T4)。

公开(公告)号：CN102709268B

公开(公告)日：2015-04-08

申请号：CN201210209452.1

申请日：2008-07-18

Applicant: 瑞萨电子株式会社

Inventor： 高桥典之

IPC: H01L23/495 ,  H01L23/31 ,  H01L21/58

CPC classification number: H01L24/97 ,  H01L2224/29339 ,  H01L2224/32245 ,  H01L2224/45 ,  H01L2224/45139 ,  H01L2224/45144 ,  H01L2224/48095 ,  H01L2224/48247 ,  H01L2224/48639 ,  H01L2224/73265 ,  H01L2224/83192 ,  H01L2224/85439 ,  H01L2224/92247 ,  H01L2224/97 ,  H01L2924/00011 ,  H01L2924/01029 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/15747 ,  H01L2924/181 ,  H01L2224/85 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2924/01005

Abstract: 提供了一种使用引线框架的多引脚结构的半导体器件。所述半导体器件包括：具有芯片支撑表面的垫片，所述芯片支撑表面的尺寸小于所述半导体芯片的背部表面；布置在所述垫片周围的多条引线，所述半导体芯片安装在所述垫片的芯片支撑表面上方；多条悬挂引线，其用于支撑所述垫片；四条条引线，其布置在所述垫片外侧以便围绕所述垫片，并且其耦合至所述悬挂引线；多条导线，用于在半导体芯片和所述引线之间进行耦合；以及密封体，用于利用树脂来密封所述半导体芯片和所述导线，第一缝隙分别形成在条引线的用于与所述悬挂引线耦合的第一耦合部分中。

公开(公告)号：CN204204846U

公开(公告)日：2015-03-11

申请号：CN201420692867.3

申请日：2014-11-18

Applicant: 瑞萨电子株式会社

Inventor： 高桥典之

IPC: H01L23/50

Abstract: 提高半导体器件的安装可靠性。QFP(5)包括：搭载半导体芯片(2)的晶片焊盘(1c)；配置在晶片焊盘的周围的多个内引线部(1a)；与多个内引线部(1a)分别相连的多个外引线部(1b)；将半导体芯片的接合焊盘(2c)与多个内引线部分别电连接的多个导线(4)；封固半导体芯片的封固体(3)。而且，半导体芯片的厚度大于从晶片焊盘(1c)的下表面(1cb)到封固体(3)的下表面(3b)的厚度(T5)，且封固体的下表面(3b)与多个外引线部(1b)的各个外引线部的前端部(1be)之间的距离(D1)大于封固体中的从半导体芯片的主面(2a)到上表面(3a)的厚度(T4)。