-
公开(公告)号：CN203644765U
公开(公告)日：2014-06-11
申请号：CN201320682871.7
申请日：2013-10-30
Applicant: 珠海欧比特控制工程股份有限公司
IPC: H01L25/065 , H01L23/31 , H01L23/495
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本实用新型涉及一种容量为256K×32bit的立体封装EEPROM存储器，其特征在于，包括八个128K×8bit的EEPROM芯片，还包括从下至上进行堆叠的一个引线框架层和八个芯片层，引线框架层上设有用于对外连接的引脚，八个EEPROM芯片分别一一对应地设置在八个芯片层上；所述堆叠的一个引线框架层和八个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架层和八个芯片层上露出的电气连接引脚进行相应连接，引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。
-
公开(公告)号：CN203644763U
公开(公告)日：2014-06-11
申请号：CN201320682854.3
申请日：2013-10-30
Applicant: 珠海欧比特控制工程股份有限公司
IPC: H01L25/065 , H01L23/31 , H01L23/495
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本实用新型涉及一种容量为512M×8bit的立体封装NAND？FLASH存储器，其特征在于，包括两个256M×8bit的NAND？FLASH芯片，还包括从下至上进行堆叠的一个引线框架层和两个芯片层，引线框架层上设有用于对外连接的引脚，两个NAND？FLASH芯片分别一一对应地设置在两个芯片层上；所述堆叠的一个引线框架层和两个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架层和两个芯片层上露出的电气连接引脚进行相应连接，引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。
-
公开(公告)号：CN203423175U
公开(公告)日：2014-02-05
申请号：CN201320387581.X
申请日：2013-06-30
Applicant: 珠海欧比特控制工程股份有限公司
IPC: H01L25/065 , H01L23/31 , H01L23/495
Abstract: 本实用新型涉及一种容量为128M×16bit的立体封装SDRAM存储器，包括四个SDRAM芯片，还包括从下至上进行堆叠的一个引线框架层和四个芯片层，引线框架层上设有用于对外连接的引脚，一个芯片层上置放一个芯片；一个引线框架层和四个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架层和四个芯片层上露出的电气连接引脚进行相应连接，引脚作为立体封装SDRAM存储器的对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。
-
公开(公告)号：CN203300638U
公开(公告)日：2013-11-20
申请号：CN201320230364.X
申请日：2013-04-30
Applicant: 珠海欧比特控制工程股份有限公司
IPC: H01L23/498
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本实用新型涉及一种立体封装EEPROM存储器，包括多个EEPROM芯片，还包括从下至上进行堆叠的多个印刷电路板，所述多个印刷电路板包括一引脚印刷电路板及位于所述引脚印刷电路板上方的至少两块置放印刷电路板，引脚印刷电路板上设有用于对外连接的引脚，多个EEPROM芯片设于置放印刷电路板上但不全设于同一置放印刷电路板上；多个印刷电路板经灌封、切割后在周边上露出印刷电路线，并在外表面设有镀金连接线；镀金连接线将所述多个印刷电路板上露出的印刷电路线进行关联连接以形成：多个EEPROM芯片并联连接，引脚作为立体封装EEPROM存储器的对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。
-
公开(公告)号：CN203644772U
公开(公告)日：2014-06-11
申请号：CN201320685574.8
申请日：2013-10-30
Applicant: 珠海欧比特控制工程股份有限公司
IPC: H01L25/065 , H01L23/31 , H01L23/495
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本实用新型涉及一种容量为4G×40bit的立体封装NAND？FLASH存储器，包括五个4G×8bit的NAND？FLASH复合芯片，从下至上进行堆叠的一个引线框架层和五个芯片层；引线框架层上设有用于对外连接的引脚，五个NAND？FLASH复合芯片分别一一对应地设于五个芯片层上；所述堆叠的一个引线框架层和五个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架层和五个芯片层上露出的电气连接引脚进行对应连接，引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。
-
Patent Agency Ranking
公开(公告)号：CN203644762U
公开(公告)日：2014-06-11
申请号：CN201320679014.1
申请日：2013-10-30
Applicant: 珠海欧比特控制工程股份有限公司
IPC: H01L25/065 , H01L23/495
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本实用新型涉及一种容量为4G×8bit的立体封装NAND？FLASH存储器，其特征在于，包括八个512M×8bit的NAND？FLASH芯片，从下至上进行堆叠的一个引线框架层和八个芯片层，引线框架层上设有用于对外连接的引脚，八个NAND？FLASH芯片分别一一对应地设于置放八个芯片层上；所述堆叠的一个引线框架层和八个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架层和八个芯片层上露出的电气连接引脚进行对应连接，引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。
-
公开(公告)号：CN203423177U
公开(公告)日：2014-02-05
申请号：CN201320387585.8
申请日：2013-06-30
Applicant: 珠海欧比特控制工程股份有限公司
IPC: H01L25/065 , H01L23/31 , H01L23/495
Abstract: 本实用新型涉及一种容量为64M×48bit的立体封装SDRAM存储器，包括六个容量为64M×8bit的SDRAM芯片，其特征在于，还包括从下至上进行堆叠的一个引线框架层和六个芯片层，引线框架层上设有用于对外连接的引脚，六个SDRAM芯片分别一一对应地设置六个芯片层上；所述堆叠的一个引线框架层和六个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架层和六个芯片层上露出的电气连接引脚进行相应连接，引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。
-
公开(公告)号：CN203423173U
公开(公告)日：2014-02-05
申请号：CN201320387572.0
申请日：2013-06-30
Applicant: 珠海欧比特控制工程股份有限公司
IPC: H01L25/065 , H01L23/31 , H01L23/495
Abstract: 本实用新型涉及一种容量为256K×32bit的立体封装MRAM存储器，包括八个容量为128K×8bit的MRAM芯片；还包括从下至上进行堆叠的一个引线框架层和八个芯片层，引线框架层上设有用于对外连接的引脚，每个芯片层上置放一个所述MRAM芯片；所述堆叠的一个引线框架层和八个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架层和八个芯片层上露出的电气连接引脚进行相应连接，引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。
-
公开(公告)号：CN203423171U
公开(公告)日：2014-02-05
申请号：CN201320385621.7
申请日：2013-06-30
Applicant: 珠海欧比特控制工程股份有限公司
IPC: H01L25/065 , H01L23/31 , H01L23/495
Abstract: 本实用新型涉及一种容量为2M×8bit的立体封装MRAM存储器，包括四个容量为512K×8bit的MRAM芯片，还包括从下至上进行堆叠的一个引线框架层和四个芯片层，引线框架层上设有用于对外连接的引脚，四个MRAM芯片分别一一对应地设置在四个芯片层上；所述堆叠的一个引线框架层和四个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架层和四个芯片层上露出的电气连接引脚进行相应连接，引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。
-
公开(公告)号：CN203300642U
公开(公告)日：2013-11-20
申请号：CN201320230388.5
申请日：2013-04-30
Applicant: 珠海欧比特控制工程股份有限公司
IPC: H01L25/065 , H01L21/50 , H01L21/60
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本实用新型涉及一种立体封装DDR1 SDRAM存储器，包括多个DDR1SDRAM芯片，还包括从下至上进行堆叠的多个印刷电路板，所述多个印刷电路板包括一引脚印刷电路板及位于所述引脚印刷电路板上方的至少两块置放印刷电路板，引脚印刷电路板上设有用于对外连接的引脚，多个DDR1SDRAM芯片设于置放印刷电路板上但不全设于同一置放印刷电路板上；多个印刷电路板经灌封、切割后在周边上露出印刷电路线，并在外表面设有镀金连接线；镀金连接线将所述多个印刷电路板上露出的印刷电路线进行关联连接以形成：多个DDR1SDRAM芯片并联连接，引脚作为立体封装DDR1SDRAM存储器的对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.025 seconds)
