嵌入式外延外基区双极晶体管及其制备方法

    公开(公告)号:CN102664190A

    公开(公告)日:2012-09-12

    申请号:CN201210153063.1

    申请日:2012-05-16

    Applicant: 清华大学

    Abstract: 本发明公开一种嵌入式外延外基区双极晶体管,为解决现有结构存在TED效应问题而设计。本发明嵌入式外延外基区双极晶体管至少包括集电区,在集电区上的基区和外基区、在基区上的发射极、以及在发射极两侧的侧墙,外基区采用原位掺杂选择性外延工艺生长而成且嵌入在集电区内。外基区的一部分位于侧墙的下方。外基区在基区上产生应力。本发明提供一种嵌入式外延外基区双极晶体管的制备方法。本发明嵌入式外延外基区双极晶体管避免了TED效应,同时也降低了器件的外基区电阻,使器件的性能得到提升。本发明嵌入式外延外基区双极晶体管的制备方法实现了上述嵌入式外延外基区双极晶体管结构,步骤简练,成本低,操作简易,所得结构性能良好。

    嵌入式外延外基区双极晶体管及其制备方法

    公开(公告)号:CN102651384A

    公开(公告)日:2012-08-29

    申请号:CN201210153410.0

    申请日:2012-05-16

    Applicant: 清华大学

    Abstract: 本发明公开一种嵌入式外延外基区双极晶体管,为解决现有结构存在TED效应问题而设计。本发明嵌入式外延外基区双极晶体管至少包括集电区、集电区上的基区和外基区、基区上的发射极、以及发射极两侧的侧墙,所述外基区采用原位掺杂选择性外延工艺生长而成,而且嵌入在集电区内。外基区的一部分位于侧墙的下方。外基区在基区上产生应力。本发明提供一种嵌入式外延外基区双极晶体管的制备方法。本发明嵌入式外延外基区双极晶体管避免了TED效应,同时也降低了器件的外基区电阻,使器件的性能得到提升。本发明嵌入式外延外基区双极晶体管的制备方法实现了上述嵌入式外延外基区双极晶体管结构,步骤简练,成本低,操作简易,所得结构性能良好。

    三面硅化栅极金属氧化物半导体场效应晶体管及其制备方法

    公开(公告)号:CN101872784B

    公开(公告)日:2012-05-16

    申请号:CN201010191020.3

    申请日:2010-06-03

    Applicant: 清华大学

    Abstract: 本发明公开了属于半导体器件制备技术领域的一种三面硅化栅极金属氧化物半导体场效应晶体管及其制备方法,包括具有三面硅化栅极金属硅化物结构的低栅极电阻金属氧化物半导体场效应晶体管和横向双扩散金属氧化物半导体场效应晶体管的制备,利用多晶硅栅极刻蚀后保留的栅介质层的掩蔽作用,在多晶硅栅极的上表面和与多晶硅栅极相向的源端侧面及漏端侧面形成三面硅化栅极金属硅化物的结构,在重掺杂源区表面形成源区金属硅化物和在重掺杂漏区表面形成漏区金属硅化物;能够在栅极的多个表面生成硅化物,相当于增加了栅极电流的有效截面,为器件特征尺寸的持续缩小提供基础,因此能够在不牺牲器件击穿电压的前提下获得更低的栅极电阻和更好的器件性能。

    自对准抬升外基区双极晶体管及其制备方法

    公开(公告)号:CN101359682B

    公开(公告)日:2012-02-08

    申请号:CN200810222241.5

    申请日:2008-09-12

    Applicant: 清华大学

    Abstract: 本发明公开了属于半导体器件制备技术领域一种自对准抬升外基区双极晶体管及其制备方法。首先在基区上面淀积多层介质层,接着通过刻蚀形成发射区窗口,然后在窗口内形成介质内侧墙。接下来在淀积或生长并刻蚀形成发射极材料的基础上,对上述多层介质层进行选择性腐蚀,并在选择性腐蚀介质牺牲层后腾出的位置内利用选择性外延的方法形成抬升外基区,且通过发射区窗口介质内侧墙的隔离作用实现抬升外基区与发射区位置的自对准,从而有效地减少了器件的基极电阻,进而可改善器件的速度、频率以及噪声性能。

    适用于双极晶体管的选择性隐埋集电区结构的制备方法

    公开(公告)号:CN101552200A

    公开(公告)日:2009-10-07

    申请号:CN200810241108.4

    申请日:2008-12-30

    Applicant: 清华大学

    Abstract: 本发明公开了属于半导体器件制备技术领域的一种适用于双极晶体管或异质结双极晶体管的选择性隐埋集电区结构的制备方法。所述制备方法是利用器件发射区窗口掩膜版,通过光刻在光刻胶上形成窗口,然后利用大剂量离子注入向该窗口内注入扩散较快的第一导电类型的杂质离子,在重掺杂第一导电类型的集电区衬底或重掺杂第一导电类型的集电区埋层中形成掺杂浓度更高的第一导电类型的附加局部集电区隐埋层,并以此为扩散源,在随后生长低掺杂集电区外延层或热处理过程中向器件发射区窗口扩散、延伸形成杂质浓度呈倒梯度分布的局部选择性隐埋集电区结构,从而同时提高器件的fT和fmax,本发明在常规设备及工艺条件下,无需高能离子注入设备即可实现。

    低三阶交调失真的有源Gilbert混频器

    公开(公告)号:CN105703713B

    公开(公告)日:2019-01-22

    申请号:CN201610023866.3

    申请日:2016-01-14

    Applicant: 清华大学

    Abstract: 本发明公开一种低三阶交调失真的有源Gilbert混频器,本发明主要为了改善有源Gilbert混频器三阶交调失真而进行的设计。本发明低三阶交调失真的有源Gilbert混频器包括带射极反馈电阻的Multi‑tanh doublet跨导单元,所述带射极反馈电阻的Multi‑tanh doublet跨导单元连接有用于修正其产生的跨导的跨导修正差分对。本发明通过在带射极反馈电阻的Multi‑tanh doublet跨导单元中引入跨导修正差分对,使得Multi‑tanh doublet跨导单元中输出给电流换向开关对的电流为含有较小的三阶交调失真的电流,从而使整个混频器的混频线性度提高。

    通用四端口在片高频去嵌入方法

    公开(公告)号:CN105891628B

    公开(公告)日:2018-05-29

    申请号:CN201610193008.3

    申请日:2016-03-30

    Applicant: 清华大学

    Abstract: 本发明提出了一种通用四端口在片高频去嵌入方法。所述方法包括针对每个去嵌入陪测结构建立考虑了各去嵌入陪测结构高频特性分布本质的模型;并利用所述模型通过计算或者仿真得到所述N个去嵌入陪测结构的本征Y参数导纳矩阵;将去嵌入所需要剥离的寄生参量四端口网络的相关导纳矩阵元素以及所述计算或者仿真所基于的模型的模型参数作为未知数求解所述去嵌入陪测结构的相关测试以及计算或者仿真数据所满足的方程组。本发明充分考虑了实际所需去嵌入陪测结构的非理想本质,对于必需的去嵌入陪测结构不再像现有技术那样做集总化理想假设,可以说继承并进一步发扬了通用四端口高频去嵌入现有技术的普适通用性优点。

    低三阶交调失真的有源Gilbert混频器

    公开(公告)号:CN105703713A

    公开(公告)日:2016-06-22

    申请号:CN201610023866.3

    申请日:2016-01-14

    Applicant: 清华大学

    CPC classification number: H03D7/12

    Abstract: 本发明公开一种低三阶交调失真的有源Gilbert混频器,本发明主要为了改善有源Gilbert混频器三阶交调失真而进行的设计。本发明低三阶交调失真的有源Gilbert混频器包括带射极反馈电阻的Multi-tanh doublet跨导单元,所述带射极反馈电阻的Multi-tanh doublet跨导单元连接有用于修正其产生的跨导的跨导修正差分对。本发明通过在带射极反馈电阻的Multi-tanh doublet跨导单元中引入跨导修正差分对,使得Multi-tanh doublet跨导单元中输出给电流换向开关对的电流为含有较小的三阶交调失真的电流,从而使整个混频器的混频线性度提高。

    提高多相网络相位平衡度和带宽的方法及装置

    公开(公告)号:CN105553906A

    公开(公告)日:2016-05-04

    申请号:CN201610023924.2

    申请日:2016-01-14

    Applicant: 清华大学

    CPC classification number: H04L27/2067 H04B1/40

    Abstract: 本发明公开一种提高多相网络相位平衡度和带宽的方法及装置,主要针对正交信号产生电路的带宽和相位平衡度制约了高性能带宽的正交变频器的发展的问题,提出了一种利用第一移相装置、第四移相装置分别对第一相位信号进行移相形成第一移相信号、第四移相信号,利用第二移相装置、第三移相装置分别对第二相位信号进行移相形成第二移相信号、第四移相信号;控制所述第一移相信号、第二移相信号、第三移相信号和第四移相信号的相位依次超前90°的方法以及实现该方法所需要的装置。本发明利用前置移相装置,在信号进入多相网络之前优先将信号进行相移趋于正交化,使得多相网络作用产生的正交信号具有更好的相位正交性,同时拓展了正交带宽,提高了相位平衡度。

    具有低电阻集电区的双极晶体管及其制备方法

    公开(公告)号:CN103022111B

    公开(公告)日:2015-11-11

    申请号:CN201210560021.X

    申请日:2012-12-21

    Applicant: 清华大学

    Abstract: 本发明公开一种具有低电阻集电区的双极晶体管及其制备方法,为解决现有产品集电极串联电阻过大的问题而设计。本发明具有低电阻集电区的双极晶体管包括衬底、N-外延层、锗硅外延层、发射区引出端、外基区引出端、发射极引出电极、集电极引出电极、以及基极引出电极。集电极引出电极嵌入衬底的背面且分别对应发射极引出电极和基极引出电极。本发明具有低电阻集电区的双极晶体管及其制备方法可用于同质外延也可用于异质外延(SOS技术)的双极晶体管,且简化了晶体管的加工工艺。制备得到的产品保证较高的击穿电压,减小集电极串联电阻,保持较小的传输延迟时间,提高器件的工作频率,降低饱和压降,使得晶体管可以在大电流下应用。

Patent Agency Ranking