-
-
公开(公告)号：CN103268282B
公开(公告)日：2016-03-23
申请号：CN201310172477.3
申请日：2013-05-10
Applicant: 清华大学
Abstract: 本发明提出一种基于远程计算机硬件实验系统的CPU设计方法，包括以下步骤：实验FPGA接收待测CPU的CPU设计代码，并将CPU设计代码烧写至实验FPGA中；实验FPGA对CPU设计代码进行运行测试，并将测试结果进行存储；控制FPGA在接收到客户端发送的访问请求后，对测试结果进行压缩处理后发送至服务器；服务器将测试结果转发给客户端；客户端对测试结果进行分析以生成测试结果波形图，并根据测试结果波形图判断CPU设计代码是否满足预定要求。本发明的实施例不受时间和空间的限制，大大方便用户设计CPU的过程，提高了开发效率，同时也减少了硬件维护的开销。本发明还提出了一种基于远程计算机硬件实验系统的设计系统。
-
公开(公告)号：CN101692647B
公开(公告)日：2012-03-14
申请号：CN200910093532.3
申请日：2009-10-12
Applicant: 清华大学
Abstract: 路由器中采用IPv6头封装IPv4包的隧道转发系统属于IPv6路由器技术领域，其特征在于，它由一片FPGA实现的隧道处理电路和两片级联的CAM、两片单端口SRAM和一片双端口SRAM及CPU控制单元构成，最大支持64K*288bits的V6路由表项，时钟频率为100MHZ时，保证3.2Gbit/s的线速转发。利用CAM构造路由查找表，支持表项条数的动态分配，同时还负责路由表读写及维护。系统接收的IP数据包若是V4包，给V4包加一个V6包头成为V6隧道包；若是V6数据包，就不转换。然后提取包的查找信息，进行路由查找，根据返回的结果，对包进行处理：按照V4或V6转发、上交CPU处理、丢弃。
-
公开(公告)号：CN102306089A
公开(公告)日：2012-01-04
申请号：CN201110184762.8
申请日：2011-07-04
Applicant: 清华大学
IPC: G06F3/14
Abstract: 本发明涉及计算机教学实验技术领域，公开了一种用于计算机硬件实验的远程VGA显示的装置及方法，该装置包括：依次连接的：实验FPGA、共享SRAM、控制FPGA、服务器和客户端，其中，所述实验FPGA用于获取进行VGA显示所需要的信息；所述控制FPGA用于读取实验FPGA发送给所述共享SRAM的数据；所述共享SRAM用于供所述实验FPGA和控制FPGA存取数据。还公开了一种利用上述装置进行远程VGA显示的方法。本发明将VGA信号中的信息分为两部分输出，其中一部分输出到共享的SRAM中去，然后让控制FPGA从共享SRAM中读出数据，将数据传送到远程客户端上，从而使远程实验平台能够显示实验FPGA输出的VGA信号。
-
公开(公告)号：CN101252536B
公开(公告)日：2010-06-02
申请号：CN200810103051.1
申请日：2008-03-31
Applicant: 清华大学
Abstract: 路由器多队列数据包缓存管理与输出队列调度系统属于因特网主干网核心路由器技术领域。其特征在于用一片FPGA配合片外数据片存储器和链表存储器构成。该FPGA芯片含有：接收外界数据的数据片FIFO存储器及链表管理电路，链表管理电路通过两个接口电路分别和数据片存储器及链表存储器相连，链表管理电路输出经过队列状态存储器的1024个队列状态信息到队列调度电路，队列调度电路把1024个队列中加权和最大的队列调度出来，并将调度出来的队列编号通过调度结果FIFO存储器送到链表管理电路，链表管理电路通过数据片存储器接口电路，将数据片存储器存储的数据片经数据包发送电路输出。系统支持质量服务，数据包速率为2.5Gbps时，能线速处理进出存储器的数据包。
-
Patent Agency Ranking
公开(公告)号：CN101291546A
公开(公告)日：2008-10-22
申请号：CN200810114737.0
申请日：2008-06-11
Applicant: 清华大学
Abstract: 核心路由器交换结构协处理器属于因特网主干网核心路由器技术领域，其特征在于：由上行和下行两模块组成，用FPGA外接存储器实现，支持4Gb/s包线速。上行模块，接收数据包过滤掉无用数据后，数据被分成两路，每一路数据包被分成定长带优先级的若干数据片。每个数据片加上特定的头成为信元，信元依据优先级和目的地址不同属于不同队列，存于存储器，依据队列信息和来自下行模块的流量控制信息，调度出信元，并发送给交换结构。下行模块从交换结构接收两路信元，提取其中的流量控制信息给上行模块，去掉信元头还原为数据片，数据片依据来源优先级不同属于不同队列，存于存储器，含有一个以上完整数据包分片的队列参加调度，调度成功的队列的数据包被输出。
-
公开(公告)号：CN104156510B
公开(公告)日：2017-09-22
申请号：CN201410356143.6
申请日：2014-07-24
Applicant: 清华大学
IPC: G06F17/50
Abstract: 本发明公开了一种分析计算机硬件实验设计的系统，所述系统包括操作端以及实验端。所述操作端包括输入模块、测试用例提供模块、操作端通信模块、分析模块以及输出模块。所述实验端包括实验端通信模块以及模拟模块。本发明还公开了一种分析计算机硬件实验设计的方法。利用本发明的分析系统可以基于大量测试用例对待分析实验设计进行高速分析，大大提高了分析的全面性和可靠性，也提高了分析效率，大幅度减少了人工工作量；同时本发明的分析系统，操作端与实验端可以分离设置，从而达到实现远程分析的目的。
-
公开(公告)号：CN103581181B
公开(公告)日：2017-02-15
申请号：CN201310517176.X
申请日：2013-10-28
Applicant: 清华大学
IPC: H04L29/06
Abstract: 本发明提出一种数据包捕获、处理和发送方法，包括以下步骤：根据系统的页面大小分配一个预定大小的内存空间；将内存从内核空间映射到用户地址空间以使用户程序与内核空间的内存相关联；将接收到的数据包通过直接内存存取方式依次存储到内存空间中连续的多个DMA缓冲区；用户程序通过m个线程对N个DMA缓冲区中的数据包进行并行处理，其中m为处理器的内核数；依次将N个DMA缓冲区中处理完成的数据包向外发送。本发明实现了快速捕获、并行处理、线速发送的有机结合，从而解决了零拷贝技术不能及时处理捕获的数据包的缺点，为安全审计系统提供一定的技术支持。本发明还提出一种数据包捕获、处理和发送系统。
-
公开(公告)号：CN103414603B
公开(公告)日：2016-08-10
申请号：CN201310326817.3
申请日：2013-07-31
Applicant: 清华大学
Abstract: 一种基于Hash折叠方法的Ipv6深度包检测方法，将数据包送入查找引擎，提取数据包中的URL信息和Host信息，然后生成关键字（Key），再将获得的Key发送给TCAM进行查找并获取结果，通过对提取到的URL信息进行Hash折叠，能够充分地减小其长度，有效地提高TCAM的利用率，本发明可利用FPGA实现，布置到查找引擎体统中。
-
公开(公告)号：CN104636302A
公开(公告)日：2015-05-20
申请号：CN201510102912.4
申请日：2015-03-09
Applicant: 清华大学
CPC classification number: G06F13/4282
Abstract: 本发明公开了一种实验装置、实验客户端、实验系统及其实验方法，属于计算机技术领域，解决了现有技术在远程硬件实验的过程中，无法进行串口实验的技术问题。该实验系统中，实验装置包括实验FPGA、控制电路和网络接口，实验客户端包括虚拟串口设备和串口终端；实验人员利用实验客户端的虚拟串口设备和串口终端，就可以操作实验装置，进行远程串口实验。本发明可用于计算机硬件实验中进行串口实验。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.021 seconds)
