-
公开(公告)号：CN113609318A
公开(公告)日：2021-11-05
申请号：CN202111175074.5
申请日：2021-10-09
Applicant: 北京海致星图科技有限公司 , 清华大学
Abstract: 本发明公开了一种图数据处理方法、装置、电子设备以及存储介质，属于计算机技术领域。该方法包括：根据待存储图数据中端点的标识信息和所述端点关联的关系边的类型，构建至少一个类型的关系边的基础键值对键域的外键标识；根据所述端点的标识信息和所述关系边的标识信息，确定所述关系边的数据键值对键域的内键标识；根据所述关系边的属性信息，确定所述关系边的数据键值对值域的内键值；将同类型的关系边的数据键值对写入该类型所对应的关系边的基础键值对值域的寻址区域中；将所述基础键值对写入图数据库的kv存储引擎中。通过上述技术方案，提高了图数据导入性能和访问性能。
-
公开(公告)号：CN113590574A
公开(公告)日：2021-11-02
申请号：CN202111148939.9
申请日：2021-09-29
Applicant: 北京海致星图科技有限公司 , 清华大学
IPC: G06F16/182 , G06F16/901
Abstract: 本申请实施例公开了一种分布式图数据库数据处理方法、介质和电子设备。所述方法包括：获取数据处理请求，并根据数据处理请求类型和处理节点角色之间的关联关系，确定处理所述数据处理请求的节点角色作为目标角色；获取当前角色信息，若当前角色与所述目标角色相匹配，则根据预设数据处理规则对所述数据处理请求进行处理。执行本申请技术方案，能够提高分布式图数据库的数据处理效率，充分发挥分布式图数据库的数据处理性能。
-
公开(公告)号：CN101291546B
公开(公告)日：2011-09-14
申请号：CN200810114737.0
申请日：2008-06-11
Applicant: 清华大学
Abstract: 核心路由器交换结构协处理器属于因特网主干网核心路由器技术领域，其特征在于：由上行和下行两模块组成，用FPGA外接存储器实现，支持4Gb/s包线速。上行模块，接收数据包过滤掉无用数据后，数据被分成两路，每一路数据包被分成定长带优先级的若干数据片。每个数据片加上特定的头成为信元，信元依据优先级和目的地址不同属于不同队列，存于存储器，依据队列信息和来自下行模块的流量控制信息，调度出信元，并发送给交换结构。下行模块从交换结构接收两路信元，提取其中的流量控制信息给上行模块，去掉信元头还原为数据片，数据片依据来源优先级不同属于不同队列，存于存储器，含有一个以上完整数据包分片的队列参加调度，调度成功的队列的数据包被输出。
-
公开(公告)号：CN101692647B
公开(公告)日：2012-03-14
申请号：CN200910093532.3
申请日：2009-10-12
Applicant: 清华大学
Abstract: 路由器中采用IPv6头封装IPv4包的隧道转发系统属于IPv6路由器技术领域，其特征在于，它由一片FPGA实现的隧道处理电路和两片级联的CAM、两片单端口SRAM和一片双端口SRAM及CPU控制单元构成，最大支持64K*288bits的V6路由表项，时钟频率为100MHZ时，保证3.2Gbit/s的线速转发。利用CAM构造路由查找表，支持表项条数的动态分配，同时还负责路由表读写及维护。系统接收的IP数据包若是V4包，给V4包加一个V6包头成为V6隧道包；若是V6数据包，就不转换。然后提取包的查找信息，进行路由查找，根据返回的结果，对包进行处理：按照V4或V6转发、上交CPU处理、丢弃。
-
公开(公告)号：CN101252536B
公开(公告)日：2010-06-02
申请号：CN200810103051.1
申请日：2008-03-31
Applicant: 清华大学
Abstract: 路由器多队列数据包缓存管理与输出队列调度系统属于因特网主干网核心路由器技术领域。其特征在于用一片FPGA配合片外数据片存储器和链表存储器构成。该FPGA芯片含有：接收外界数据的数据片FIFO存储器及链表管理电路，链表管理电路通过两个接口电路分别和数据片存储器及链表存储器相连，链表管理电路输出经过队列状态存储器的1024个队列状态信息到队列调度电路，队列调度电路把1024个队列中加权和最大的队列调度出来，并将调度出来的队列编号通过调度结果FIFO存储器送到链表管理电路，链表管理电路通过数据片存储器接口电路，将数据片存储器存储的数据片经数据包发送电路输出。系统支持质量服务，数据包速率为2.5Gbps时，能线速处理进出存储器的数据包。
-
Patent Agency Ranking
公开(公告)号：CN101291546A
公开(公告)日：2008-10-22
申请号：CN200810114737.0
申请日：2008-06-11
Applicant: 清华大学
Abstract: 核心路由器交换结构协处理器属于因特网主干网核心路由器技术领域，其特征在于：由上行和下行两模块组成，用FPGA外接存储器实现，支持4Gb/s包线速。上行模块，接收数据包过滤掉无用数据后，数据被分成两路，每一路数据包被分成定长带优先级的若干数据片。每个数据片加上特定的头成为信元，信元依据优先级和目的地址不同属于不同队列，存于存储器，依据队列信息和来自下行模块的流量控制信息，调度出信元，并发送给交换结构。下行模块从交换结构接收两路信元，提取其中的流量控制信息给上行模块，去掉信元头还原为数据片，数据片依据来源优先级不同属于不同队列，存于存储器，含有一个以上完整数据包分片的队列参加调度，调度成功的队列的数据包被输出。
-
公开(公告)号：CN113609318B
公开(公告)日：2022-03-22
申请号：CN202111175074.5
申请日：2021-10-09
Applicant: 北京海致星图科技有限公司 , 清华大学
Abstract: 本发明公开了一种图数据处理方法、装置、电子设备以及存储介质，属于计算机技术领域。该方法包括：根据待存储图数据中端点的标识信息和所述端点关联的关系边的类型，构建至少一个类型的关系边的基础键值对键域的外键标识；根据所述端点的标识信息和所述关系边的标识信息，确定所述关系边的数据键值对键域的内键标识；根据所述关系边的属性信息，确定所述关系边的数据键值对值域的内键值；将同类型的关系边的数据键值对写入该类型所对应的关系边的基础键值对值域的寻址区域中；将所述基础键值对写入图数据库的kv存储引擎中。通过上述技术方案，提高了图数据导入性能和访问性能。
-
公开(公告)号：CN101692647A
公开(公告)日：2010-04-07
申请号：CN200910093532.3
申请日：2009-10-12
Applicant: 清华大学
Abstract: 路由器中采用IPv6头封装IPv4包的隧道转发系统属于IPv6路由器技术领域，其特征在于，它由一片FPGA实现的隧道处理电路和两片级联的CAM、两片单端口SRAM和一片双端口SRAM及CPU控制单元构成，最大支持64K*288bits的V6路由表项，时钟频率为100MHz时，保证3.2Gbit/s的线速转发。利用CAM构造路由查找表，支持表项条数的动态分配，同时还负责路由表读写及维护。系统接收的IP数据包若是V4包，给V4包加一个V6包头成为V6隧道包；若是V6数据包，就不转换。然后提取包的查找信息，进行路由查找，根据返回的结果，对包进行处理：按照V4或V6转发、上交CPU处理、丢弃。
-
公开(公告)号：CN113590574B
公开(公告)日：2022-02-08
申请号：CN202111148939.9
申请日：2021-09-29
Applicant: 北京海致星图科技有限公司 , 清华大学
IPC: G06F16/182 , G06F16/901
Abstract: 本申请实施例公开了一种分布式图数据库数据处理方法、介质和电子设备。所述方法包括：获取数据处理请求，并根据数据处理请求类型和处理节点角色之间的关联关系，确定处理所述数据处理请求的节点角色作为目标角色；获取当前角色信息，若当前角色与所述目标角色相匹配，则根据预设数据处理规则对所述数据处理请求进行处理。执行本申请技术方案，能够提高分布式图数据库的数据处理效率，充分发挥分布式图数据库的数据处理性能。
-
公开(公告)号：CN101252536A
公开(公告)日：2008-08-27
申请号：CN200810103051.1
申请日：2008-03-31
Applicant: 清华大学
Abstract: 路由器多队列数据包缓存管理与输出队列调度系统属于因特网主干网核心路由器技术领域。其特征在于用一片FPGA配合片外数据片存储器和链表存储器构成。该FPGA芯片含有：接收外界数据的数据片FIFO存储器及链表管理电路，链表管理电路通过两个接口电路分别和数据片存储器及链表存储器相连，链表管理电路输出经过队列状态存储器的1024个队列状态信息到队列调度电路，队列调度电路把1024个队列中加权和最大的队列调度出来，并将调度出来的队列编号通过调度结果FIFO存储器送到链表管理电路，链表管理电路通过数据片存储器接口电路，将数据片存储器存储的数据片经数据包发送电路输出。系统支持质量服务，数据包速率为2.5Gbps时，能线速处理进出存储器的数据包。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.019 seconds)
