陶瓷电子元件及其制造方法

    公开(公告)号:CN102315017B

    公开(公告)日:2013-05-08

    申请号:CN201110161080.5

    申请日:2011-06-15

    CPC classification number: H01G4/12 H01C1/14 H01G4/005 H01G4/232

    Abstract: 在通过镀覆来形成如层叠陶瓷电容器那样的陶瓷电子元件的外部端子电极时,有时镀生长会一直到不希望之处。为此,本发明提供一种陶瓷电子元件,其中,元件主体(2)提供的陶瓷面具有:例如由钛酸钡类陶瓷构成并显示出较高的镀生长力的高镀生长区域(11);和例如由锆酸钙类陶瓷构成并显示出较低的镀生长力的低镀生长区域(12)。构成作为外部端子电极的基底的第一层(13)的镀膜,以内部电极(5)及(6)的露出端所提供的导电面为起点,在如下的状态下通过析出的镀析出物生长而形成:限制生长使得生长不向着低镀生长区域(12)侧地越过高镀生长区域(11)和低镀生长区域(12)之间的边界。

    电子元件及其制造方法
    12.
    发明授权

    公开(公告)号:CN102254679B

    公开(公告)日:2013-03-27

    申请号:CN201110081763.X

    申请日:2011-03-29

    CPC classification number: H01G4/30 H01G4/232 Y10T29/435

    Abstract: 本发明提供一种电子元件及其制造方法,该电子元件具备能在短时间内形成的外部电极。层叠体(12)层叠多个陶瓷层而构成。内部导体(18a、18b)分别内置于层叠体(12),并且在层叠体(12)的上面(S5)、下面(S6)分别具有从陶瓷层(16)之间露出的露出部(26a、26b、28a、28b)。外部电极(14a、14b、15a、15b)分别按照覆盖露出部(26a、26b、28a、28b)的方式对上面(S5)、下面(S6)通过直接电镀而形成。上面(S5)、下面(S6)中的设置有露出部(26a、26b、28a、28b)的部分比上面(S5)、下面(S6)中的其他部分突出。

    层叠型电子部件及其制造方法

    公开(公告)号:CN102194571B

    公开(公告)日:2013-03-27

    申请号:CN201110030997.1

    申请日:2011-01-25

    CPC classification number: H01G4/30 H01F17/0013 H01G4/005 H01G13/00 H01L41/293

    Abstract: 本发明提供一种层叠型电子部件及其制造方法。通过对部件主体中的多个内部电极的各端部露出的部分实施电镀,从而在形成了外部端子电极时,有时电镀液会从外部端子电极的端缘与部件主体之间的间隙渗入,会降低所得到的层叠型电子部件的可靠性。在作为外部端子电极而形成用于互相连接多个内部电极的第一电镀层、和在该第一电镀层之上形成用于提高层叠型电子部件的安装性的第二电镀层时,在形成第一电镀层之后,利用防水处理剂处理部件主体整体,接着在除去第一电镀层上的防水处理剂之后,形成第二电镀层。在部件主体的外表面上的第一镀膜的端缘与部件主体的外表面之间的间隙内填充防水处理剂。

    层叠陶瓷电子部件及其制造方法

    公开(公告)号:CN102693836A

    公开(公告)日:2012-09-26

    申请号:CN201210040815.3

    申请日:2012-02-21

    Abstract: 本发明提供一种层叠陶瓷电子部件及其制造方法。作为具备多个陶瓷层(95)和多个内部电极(91~93)且多个内部电极的各一部分露出的部件主体(2),制作在位于多个内部电极的相邻的露出端间的陶瓷层(95)的端面上存在包含在内部电极中的导电成分扩散而形成的导电区域(96~98)的部件主体。优选陶瓷层由包含10重量%以上的玻璃成分的玻璃陶瓷构成。为了形成外部电极(3~6),以内部电极的露出端和上述导电区域为镀覆析出的核来进行镀覆生长,从而在部件主体(2)上直接形成镀覆膜。即使内部电极的相邻的露出端的间隔扩大,也能够形成以连接多个内部电极的露出端间的方式连续的、作为外部电极的至少一部分的镀覆膜。

    电子部件
    15.
    发明公开

    公开(公告)号:CN102693835A

    公开(公告)日:2012-09-26

    申请号:CN201210061229.7

    申请日:2012-03-09

    CPC classification number: H01G4/005

    Abstract: 本发明提供一种电子部件,能够抑制电子部件在安装时相对于电路基板出现倾斜。叠层体(12)层叠了多个绝缘体层而构成,且具有形成了凹处(G1、G2)的下面(S6)。下面(S6)是通过绝缘体层的外缘相连而构成的。电容器电极(18a、18b)是内置在叠层体(12)中的内部导体,在下面(S6)的凹处(G1、G2)具有从绝缘体层之间露出的露出部(26a、26b)。外部电极(14a、14b)通过直接镀覆来形成,并设置在凹处(G1、G2),由此来覆盖露出部(26a、26b)。

    叠层陶瓷电子部件及其制造方法

    公开(公告)号:CN102623178A

    公开(公告)日:2012-08-01

    申请号:CN201210015246.7

    申请日:2012-01-18

    CPC classification number: H01G4/30 H01G4/005 H01G4/232

    Abstract: 本发明提供一种叠层陶瓷电子部件和叠层陶瓷电子部件的制造方法。在通过使部件本体的多个内部电极的露出端处析出的镀覆析出物生长来形成镀覆膜并由此形成外部电极时,为了使内部电极的露出程度充分,要对部件本体实施研磨处理,但如果研磨时間较长,则有时外部电极的固着力会下降。在研磨处理中,将在部件本体(2)的棱线部所形成的R倒角部(31)的曲率半径抑制在0.01mm以下,并且内部电极(11、12)对端面(7、8)的露出端(15、18)处于具有1μm以下的引入长度从端面(7、8)引入的位置的状态。因此,在研磨处理中优选采用离子研磨法。成为外部电极(21、22)的镀覆膜按照从部件本体(2)的端面(7、8)越过R倒角部(31)进行延伸、使其端缘位于主面(3、4)和/或侧面上的方式形成。

    电子部件及其制造方法
    19.
    发明公开

    公开(公告)号:CN102254679A

    公开(公告)日:2011-11-23

    申请号:CN201110081763.X

    申请日:2011-03-29

    CPC classification number: H01G4/30 H01G4/232 Y10T29/435

    Abstract: 本发明提供一种电子部件及其制造方法,该电子部件具备能在短时间内形成的外部电极。层叠体(12)层叠多个陶瓷层而构成。内部导体(18a、18b)分别内置于层叠体(12),并且在层叠体(12)的上面(S5)、下面(S6)分别具有从陶瓷层(16)之间露出的露出部(26a、26b、28a、28b)。外部电极(14a、14b、15a、15b)分别按照覆盖露出部(26a、26b、28a、28b)的方式对上面(S5)、下面(S6)通过直接电镀而形成。上面(S5)、下面(S6)中的设置有露出部(26a、26b、28a、28b)的部分比上面(S5)、下面(S6)中的其他部分突出。

Patent Agency Ranking