-
公开(公告)号：CN102315017A
公开(公告)日：2012-01-11
申请号：CN201110161080.5
申请日：2011-06-15
Applicant: 株式会社村田制作所
Abstract: 在通过镀覆来形成如层叠陶瓷电容器那样的陶瓷电子元件的外部端子电极时，有时镀生长会一直到不希望之处。为此，本发明提供一种陶瓷电子元件，其中，元件主体(2)提供的陶瓷面具有：例如由钛酸钡类陶瓷构成并显示出较高的镀生长力的高镀生长区域(11)；和例如由锆酸钙类陶瓷构成并显示出较低的镀生长力的低镀生长区域(12)。构成作为外部端子电极的基底的第一层(13)的镀膜，以内部电极(5)及(6)的露出端所提供的导电面为起点，在如下的状态下通过析出的镀析出物生长而形成：限制生长使得生长不向着低镀生长区域(12)侧地越过高镀生长区域(11)和低镀生长区域(12)之间的边界。
-
公开(公告)号：CN102623177B
公开(公告)日：2015-08-12
申请号：CN201210009017.4
申请日：2012-01-12
Applicant: 株式会社村田制作所
Abstract: 提供一种能够良好地制造陶瓷电子部件的方法，获得具备与被引出至长方体状的陶瓷胚体的端面的内部电极电连接且由镀膜构成的外部电极的陶瓷电子部件。准备在内部已形成多个第一内部电极(11)以及多个第二内部电极(12)的陶瓷胚体(30)。进行按照内部电极露出率成为102％～153％的方式对陶瓷胚体(30)加工的加工工序。进行在所加工的陶瓷胚体(10)上形成镀膜的镀敷工序。
-
公开(公告)号：CN102683012B
公开(公告)日：2015-03-25
申请号：CN201210061212.1
申请日：2012-03-09
Applicant: 株式会社村田制作所
Abstract: 本发明提供一种陶瓷电子部件，该陶瓷电子部件的构成外部电极的镀敷膜不易剥离。陶瓷电子部件(1)具备长方体状的陶瓷本体(10)、第1外部电极(13)、和第2外部电极(14)。第1外部电极(13)由至少一个包括形成于陶瓷本体(10)的外表面的正上方的第1镀敷膜(13a)在内的镀敷膜构成。第2外部电极(14)由至少一个包括形成于陶瓷本体(10)的外表面的正上方的第2镀敷膜(14a)在内的镀敷膜构成。第1以及第2镀敷膜(13a、14a)的各自的俯视下的每单位面积的表面积为1.02以上。
-
公开(公告)号：CN101752085B
公开(公告)日：2012-07-04
申请号：CN200910260602.X
申请日：2009-12-17
Applicant: 株式会社村田制作所
CPC classification number: H01G4/00 , C23C18/1632 , C23C18/1657 , C23C18/31 , C25D1/00 , C25D1/10 , H01G4/232 , H01G4/30 , H01G13/006 , Y10T29/43
Abstract: 本发明提供一种可将外部导体层的厚度控制得较薄并同时可容易地控制外部导体层的长度的陶瓷电子部件的制造方法和制造装置。在层叠陶瓷电容器的制造方法中，使陶瓷坯料芯片(1)的至少一部分表面与预先在模构件(100)形成的镀层(120)接触，通过在该接触的状态下热处理陶瓷坯料芯片(1)，来在陶瓷坯料芯片(1)的一部分表面上形成包含镀层的外部导体层(12)。
-
公开(公告)号：CN101901688A
公开(公告)日：2010-12-01
申请号：CN201010194072.6
申请日：2010-05-31
Applicant: 株式会社村田制作所
CPC classification number: H01G4/30 , H01G4/2325
Abstract: 本发明提供一种层叠型电子部件及其制造方法，其中，作为外部端子电极(8)、(9)，在依次形成用于将多个内部电极(3)、(4)相互连接的第1金属层(10)、(11)、和在其上的导电性树脂层(12)、(13)、用于抑制焊蚀的第2金属层(14)、(15)及用于提高焊锡润湿性的第3金属层(16)、(17)时，在形成第1金属层(10)、(11)后赋予防水处理剂，在通过镀敷形成第2金属层(14)、(15)及第3金属层(16)、(17)之前预先形成防水处理剂膜(18)。
-
Patent Agency Ranking
公开(公告)号：CN101752085A
公开(公告)日：2010-06-23
申请号：CN200910260602.X
申请日：2009-12-17
Applicant: 株式会社村田制作所
CPC classification number: H01G4/00 , C23C18/1632 , C23C18/1657 , C23C18/31 , C25D1/00 , C25D1/10 , H01G4/232 , H01G4/30 , H01G13/006 , Y10T29/43
Abstract: 本发明提供一种可将外部导体层的厚度控制得较薄并同时可容易地控制外部导体层的长度的陶瓷电子部件的制造方法和制造装置。在层叠陶瓷电容器的制造方法中，使陶瓷坯料芯片(1)的至少一部分表面与预先在模构件(100)形成的镀层(120)接触，通过在该接触的状态下热处理陶瓷坯料芯片(1)，来在陶瓷坯料芯片(1)的一部分表面上形成包含镀层的外部导体层(12)。
-
公开(公告)号：CN102693835B
公开(公告)日：2015-10-07
申请号：CN201210061229.7
申请日：2012-03-09
Applicant: 株式会社村田制作所
CPC classification number: H01G4/005
Abstract: 本发明提供一种电子部件，能够抑制电子部件在安装时相对于电路基板出现倾斜。叠层体(12)层叠了多个绝缘体层而构成，且具有形成了凹处(G1、G2)的下面(S6)。下面(S6)是通过绝缘体层的外缘相连而构成的。电容器电极(18a、18b)是内置在叠层体(12)中的内部导体，在下面(S6)的凹处(G1、G2)具有从绝缘体层之间露出的露出部(26a、26b)。外部电极(14a、14b)通过直接镀覆来形成，并设置在凹处(G1、G2)，由此来覆盖露出部(26a、26b)。
-
公开(公告)号：CN102623178B
公开(公告)日：2014-11-19
申请号：CN201210015246.7
申请日：2012-01-18
Applicant: 株式会社村田制作所
Abstract: 本发明提供一种叠层陶瓷电子部件和叠层陶瓷电子部件的制造方法。在通过使部件本体的多个内部电极的露出端处析出的镀覆析出物生长来形成镀覆膜并由此形成外部电极时，为了使内部电极的露出程度充分，要对部件本体实施研磨处理，但如果研磨时間较长，则有时外部电极的固着力会下降。在研磨处理中，将在部件本体(2)的棱线部所形成的R倒角部(31)的曲率半径抑制在0.01mm以下，并且内部电极(11、12)对端面(7、8)的露出端(15、18)处于具有1μm以下的引入长度从端面(7、8)引入的位置的状态。因此，在研磨处理中优选采用离子研磨法。成为外部电极(21、22)的镀覆膜按照从部件本体(2)的端面(7、8)越过R倒角部(31)进行延伸、使其端缘位于主面(3、4)和/或侧面上的方式形成。
-
公开(公告)号：CN102347133B
公开(公告)日：2013-07-10
申请号：CN201110210482.X
申请日：2011-07-26
Applicant: 株式会社村田制作所
Abstract: 本发明提供一种层叠陶瓷电子部件及其制造方法。当通过对部件主体的WT面中的多个内部电极的露出端实施镀敷而形成成为外部端子电极的镀膜时，镀敷液会从镀膜的端缘和部件主体的间隙浸入，导致获得的层叠型电子部件的可靠性降低。在本发明的层叠陶瓷电子部件中，在部件主体(2)的WT面(5)中的多个内部电极(7)的露出端分布区域的周围设有内部虚拟电极(11)。内部虚拟电极(11)具有在沿着LW面(3)的方向上延伸的相互平行的2个LW方向部分(12)和在沿着LT面(4)的方向上延伸的相互平行的2个LT方向部分(13)。镀膜至少跨内部虚拟电极(11)的露出端而形成。内部虚拟电极(11)通过将形成有该内部虚拟电极的外层片(31)卷绕在由陶瓷层(6)和内部电极(7)构成的层叠体(25)的周围而形成。
-
公开(公告)号：CN102347133A
公开(公告)日：2012-02-08
申请号：CN201110210482.X
申请日：2011-07-26
Applicant: 株式会社村田制作所
Abstract: 本发明提供一种层叠陶瓷电子部件及其制造方法。当通过对部件主体的WT面中的多个内部电极的露出端实施镀敷而形成成为外部端子电极的镀膜时，镀敷液会从镀膜的端缘和部件主体的间隙浸入，导致获得的层叠型电子部件的可靠性降低。在本发明的层叠陶瓷电子部件中，在部件主体(2)的WT面(5)中的多个内部电极(7)的露出端分布区域的周围设有内部虚拟电极(11)。内部虚拟电极(11)具有在沿着LW面(3)的方向上延伸的相互平行的2个LW方向部分(12)和在沿着LT面(4)的方向上延伸的相互平行的2个LT方向部分(13)。镀膜至少跨内部虚拟电极(11)的露出端而形成。内部虚拟电极(11)通过将形成有该内部虚拟电极的外层片(31)卷绕在由陶瓷层(6)和内部电极(7)构成的层叠体(25)的周围而形成。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.023 seconds)
