-
公开(公告)号：CN117855287A
公开(公告)日：2024-04-09
申请号：CN202311224445.3
申请日：2023-09-21
Applicant: 株式会社日本显示器
IPC: H01L29/786 , H01L21/34 , H01L29/06 , H01L29/24
Abstract: 本发明涉及半导体装置、半导体装置的制造方法。提供含有防止氢向沟道区域侵入的氢陷阱区域的半导体装置。半导体装置包含氧化物绝缘层、氧化物半导体层、栅电极、栅极绝缘层及第1绝缘层。在与栅电极重叠的第1区域中的栅极绝缘层的厚度为200nm以上。第1区域中，栅电极与第1绝缘层相接，在不与栅电极重叠而与氧化物半导体层重叠的第2区域中，氧化物半导体层与第1绝缘层相接。所述第2区域中的所述氧化物半导体层所包含的杂质的量多于所述第1区域中的所述氧化物半导体层所包含的所述杂质的量，与栅电极及氧化物半导体层不重叠的所述第3区域中的所述氧化物绝缘层所包含的所述杂质的量多于所述第2区域中的所述氧化物绝缘层所包含的所述杂质的量。
-
公开(公告)号：CN117410316A
公开(公告)日：2024-01-16
申请号：CN202310812010.4
申请日：2023-07-04
Applicant: 株式会社日本显示器
IPC: H01L29/24 , H01L29/08 , H01L29/49 , H01L29/78 , H01L21/336 , H01L29/786 , H01L27/12
Abstract: 本发明提供一种半导体器件，其能够使用氧化物半导体来作为配线材料。该半导体器件具有：氧化物半导体层，其设置在绝缘表面之上，有沟道区域以及夹着沟道区域的源极区域和漏极区域；与沟道区域相对的栅极电极；和设置在氧化物半导体层与栅极电极之间的栅极绝缘层，栅极电极是具有与氧化物半导体层相同的成分的氧化物导电层，氧化物导电层包含与源极区域和漏极区域相同的杂质元素。
-
公开(公告)号：CN117334701A
公开(公告)日：2024-01-02
申请号：CN202311328162.3
申请日：2020-02-05
Applicant: 株式会社日本显示器
IPC: H01L27/12 , G02F1/1362 , G02F1/1368
Abstract: 本发明涉及半导体器件。能在同一基板内形成LTPS TFT和氧化物半导体TFT。显示装置，其特征在于，具有形成有使用氧化物半导体(109)的第一TFT和使用多晶硅半导体的第二TFT的基板，第一TFT中，覆盖氧化物半导体而形成第一绝缘膜(112)，第一漏电极(110)介由第一绝缘膜中形成的第一通孔(132)连接于氧化物半导体，第一源电极(111)介由第二通孔(133)连接于氧化物半导体，覆盖第一漏电极及第一源电极而形成第二绝缘膜(115)，漏极布线(120)介由第二绝缘膜中形成的第三通孔(130)连接于第一漏电极，源极布线(122)介由第二绝缘膜中形成的第四通孔(131)连接于第一源电极。
-
公开(公告)号：CN111584499B
公开(公告)日：2023-11-03
申请号：CN202010081137.X
申请日：2020-02-05
Applicant: 株式会社日本显示器
IPC: H01L27/12 , G02F1/1362
Abstract: 本发明涉及显示装置及半导体器件。能在同一基板内形成LTPS TFT和氧化物半导体TFT。显示装置，其特征在于，具有形成有使用氧化物半导体(109)的第一TFT和使用多晶硅半导体的第二TFT的基板，上述第一TFT中，覆盖上述氧化物半导体而形成第一绝缘膜(112)，第一漏电极(110)介由上述第一绝缘膜中形成的第一通孔(132)连接于上述氧化物半导体，第一源电极(111)介由第二通孔(133)连接于上述氧化物半导体，覆盖上述第一漏电极及上述第一源电极而形成第二绝缘膜(115)，漏极布线(120)介由上述第二绝缘膜中形成的第三通孔(130)连接于上述第一漏电极，源极布线(122)介由上述第二绝缘膜中形成的第四通孔(131)连接于上述第一源电极。
-
公开(公告)号：CN116741781A
公开(公告)日：2023-09-12
申请号：CN202310111983.5
申请日：2023-02-14
Applicant: 株式会社日本显示器
Abstract: 本发明提供一种显示装置，其目的在于减少显示装置中的显示不均。显示装置包括：发光元件；在发光元件与驱动电源线之间串联连接的第1晶体管以及第2晶体管；与第1晶体管的栅极电极电连接的第3晶体管；以及在第1晶体管的漏极与发光元件之间并联连接的第4晶体管，第1晶体管的沟道宽度W1与沟道长度L1之比(W1/L1比)以及第2晶体管的沟道宽度W2与沟道长度L2之比(W2/L2比)比第3晶体管的沟道宽度W3与沟道长度L3之比(W3/L3比)以及第4晶体管的沟道宽度W4与沟道长度L4之比(W4/L4比)大。
-
Patent Agency Ranking
公开(公告)号：CN116057610A
公开(公告)日：2023-05-02
申请号：CN202180057008.X
申请日：2021-07-13
Applicant: 株式会社日本显示器
IPC: G09F9/30
Abstract: 显示装置包括基板(101)、发光元件(230)、第1晶体管(210A)和第2晶体管(250)，第1晶体管包括设置在基板上的第1栅电极(204_1)、设置在第1栅电极上的第1绝缘膜(206)、设置在第1绝缘膜上并具有与第1栅电极重叠的区域的第1氧化物半导体层(208_1)、设置在第1氧化物半导体层上的第2绝缘膜(212)和设置在第2绝缘膜上的第1导电层(218)，第2晶体管包括设置在基板上的第1绝缘膜、设置在第1绝缘膜上的第2氧化物半导体层(208_2)、设置在第1氧化物半导体层及第2氧化物半导体层上并具有比第1绝缘膜的膜厚小的膜厚的第2绝缘膜、和设置在第2绝缘膜上并具有与第2氧化物半导体层重叠的区域的第2栅电极(214)。
-
公开(公告)号：CN114792695A
公开(公告)日：2022-07-26
申请号：CN202210085605.X
申请日：2022-01-25
Applicant: 株式会社日本显示器
IPC: H01L27/12
Abstract: 根据一个实施方式，半导体装置具备：多晶硅半导体；配置于多晶硅半导体之上的中间绝缘层；配置于中间绝缘层之上的氧化物半导体；配置于中间绝缘层之上及氧化物半导体之上的第二绝缘层；配置于第二绝缘层之上并位于氧化物半导体正上方的栅极电极；第一导电层，经由贯通中间绝缘层及第二绝缘层的第一接触孔与多晶硅半导体接触，经由贯通第二绝缘层的第二接触孔与氧化物半导体接触；以及第二导电层，在第一接触孔和第二接触孔之间与第一导电层层叠，第一导电层具有从第二接触孔向栅极电极延伸的延伸部，第二导电层不层叠于延伸部，第一导电层的膜厚小于第二导电层的膜厚。
-
公开(公告)号：CN107527954A
公开(公告)日：2017-12-29
申请号：CN201710324502.3
申请日：2017-05-10
Applicant: 株式会社日本显示器
IPC: H01L29/786 , H01L27/12
Abstract: 提供一种可靠性较高的半导体装置。半导体装置具有：氧化物半导体层；氧化物半导体层的上方的栅极电极；氧化物半导体层与栅极电极之间的栅极绝缘层；第1绝缘层，处于氧化物半导体层的上方，设有第1开口部；布线，处于第1绝缘层上，包含铝层，经由第1开口部电连接于氧化物半导体层；阻挡层，将第1绝缘层上、布线上及布线的侧面覆盖，包含氧化铝；以及阻挡层上的有机绝缘层。
-
公开(公告)号：CN119789526A
公开(公告)日：2025-04-08
申请号：CN202411353352.5
申请日：2024-09-26
Applicant: 株式会社日本显示器
Abstract: 本发明涉及半导体装置及其制造方法。本发明提供抑制像素的开口率的降低的半导体装置。半导体装置包括：第一栅电极；第一栅电极之上的包含具有多晶结构的第一氧化物半导体的氧化物半导体层；与氧化物半导体层电连接的源电极及漏电极；和源电极及漏电极之上的与第一栅电极及氧化物半导体层重叠的第二栅电极，第二栅电极包含具有多晶结构的第二氧化物半导体，第二栅电极与第一栅电极电连接。
-
公开(公告)号：CN119767782A
公开(公告)日：2025-04-04
申请号：CN202411357136.8
申请日：2024-09-27
Applicant: 株式会社日本显示器
IPC: H10D84/83 , H01L23/528 , H10D62/40
Abstract: 本发明提供一种具有高的可靠性的半导体装置。半导体装置包含：氧化物半导体层，其包含含有杂质元素的杂质区域，且具有多晶结构；栅极电极，其设置在氧化物半导体层上；绝缘层，其设置在氧化物半导体层与栅极电极之间；第1接触孔，其贯通绝缘层，且露出杂质区域；第2接触孔，其至少贯通绝缘层，且具有比第1接触孔的深度更大的深度；和连接布线，其经由第1接触孔及第2接触孔，将杂质区域和通过第2接触孔而露出的层进行电连接；其中，连接布线包含第1导电层以及第1导电层上的第2导电层，第1导电层中的从第2导电层露出的部分含有杂质元素。
-
-
-
-
-
-
-
-
-
Search Results
70
records
(took 0.031 seconds)
