-
公开(公告)号：CN111554692A
公开(公告)日：2020-08-18
申请号：CN202010082372.9
申请日：2020-02-07
Applicant: 株式会社日本显示器
IPC: H01L27/12 , H01L21/84 , G02F1/1333 , G02F1/1362 , G02F1/1368
Abstract: 本发明要解决的技术问题在于，提供能够使有机平坦化膜中含有的水分减少、并且使薄膜晶体管的特性的变动减少的半导体器件和半导体器件的制造方法。本发明的半导体器件包括：形成有具有源极电极的薄膜晶体管的半导体基片；像素电极；有机平坦化膜；形成在上述有机平坦化膜上的阻挡膜；形成在上述阻挡膜上的电容绝缘膜；和贯通孔，其设置在上述有机平坦化膜、上述阻挡膜和上述电容绝缘膜中，使得上述源极电极露出。上述贯通孔具有：上述有机平坦化膜露出的第一部分；和上述有机平坦化膜不露出的第二部分。上述像素电极在上述贯通孔的内部与上述源极电极连接。
-
公开(公告)号：CN119789526A
公开(公告)日：2025-04-08
申请号：CN202411353352.5
申请日：2024-09-26
Applicant: 株式会社日本显示器
Abstract: 本发明涉及半导体装置及其制造方法。本发明提供抑制像素的开口率的降低的半导体装置。半导体装置包括：第一栅电极；第一栅电极之上的包含具有多晶结构的第一氧化物半导体的氧化物半导体层；与氧化物半导体层电连接的源电极及漏电极；和源电极及漏电极之上的与第一栅电极及氧化物半导体层重叠的第二栅电极，第二栅电极包含具有多晶结构的第二氧化物半导体，第二栅电极与第一栅电极电连接。
-
公开(公告)号：CN119767782A
公开(公告)日：2025-04-04
申请号：CN202411357136.8
申请日：2024-09-27
Applicant: 株式会社日本显示器
IPC: H10D84/83 , H01L23/528 , H10D62/40
Abstract: 本发明提供一种具有高的可靠性的半导体装置。半导体装置包含：氧化物半导体层，其包含含有杂质元素的杂质区域，且具有多晶结构；栅极电极，其设置在氧化物半导体层上；绝缘层，其设置在氧化物半导体层与栅极电极之间；第1接触孔，其贯通绝缘层，且露出杂质区域；第2接触孔，其至少贯通绝缘层，且具有比第1接触孔的深度更大的深度；和连接布线，其经由第1接触孔及第2接触孔，将杂质区域和通过第2接触孔而露出的层进行电连接；其中，连接布线包含第1导电层以及第1导电层上的第2导电层，第1导电层中的从第2导电层露出的部分含有杂质元素。
-
公开(公告)号：CN111587453B
公开(公告)日：2023-04-04
申请号：CN201880086103.0
申请日：2018-12-04
Applicant: 株式会社日本显示器
IPC: G09F9/30 , G02F1/1368 , H01L21/336 , H01L29/786 , H10K59/12 , H05B33/02
Abstract: 本发明的课题为，在使用了聚酰亚胺基板的显示装置中，抑制由基板带电引起的TFT的特性变动。本发明的概要为一种显示装置，在由树脂形成的基板(100)的一面，存在由氧化物半导体(107)形成的第一TFT与由第一多晶硅(102)形成的第二TFT，其特征在于，所述第一TFT与所述第二TFT形成于俯视观察时不同的部位，所述第二TFT与所述第一TFT相比，形成为在剖视观察时更靠近所述基板(100)，所述氧化物半导体(107)具有沟道长度与沟道宽度，在所述氧化物半导体(107)与所述基板(100)之间存在第二多晶硅(50)，该第二多晶硅(50)由与所述第一多晶硅(102)相同的材料形成，并形成在与形成有所述第一多晶硅(100)的层相同的层之上。
-
公开(公告)号：CN114467184A
公开(公告)日：2022-05-10
申请号：CN202080065097.8
申请日：2020-09-16
Applicant: 株式会社日本显示器
IPC: H01L29/786
Abstract: 本发明的课题为在使用了氧化物半导体TFT的半导体装置中防止由金属电极夺取氧化物半导体膜的氧而导致的TFT的特性变动。为了解决该课题，本发明采取如下结构。半导体装置的特征在于，具有TFT，该TFT在栅极电极(104)之上形成有栅极绝缘膜(105)，在上述栅极绝缘膜(105)之上形成有氧化物半导体膜(106)，上述氧化物半导体膜(106)具有沟道区域(1061)、漏极区域(1063)、源极区域(1064)，俯视下，在上述栅极电极的上表面，在与上述氧化物半导体膜(106)的上述沟道区域(1061)相对的部分，形成有金属氮化膜(10)，上述栅极电极(104)的上表面的一部分不存在上述金属氮化膜(10)。
-
Patent Agency Ranking
公开(公告)号：CN114258595A
公开(公告)日：2022-03-29
申请号：CN202080056742.X
申请日：2020-07-30
Applicant: 株式会社日本显示器
IPC: H01L29/786 , H01L29/06 , H01L21/34
Abstract: 本发明的课题是在由氧化物半导体形成的薄膜晶体管(TFT)中抑制阈值电压的变动ΔVth。用于解决这样的课题的本发明的代表手段如下所述。半导体器件，其具有由氧化物半导体形成的TFT，其特征在于，上述氧化物半导体具有沟道区域104、源极区域1042、漏极区域1043，和处于上述沟道区域与上述源极区域及上述漏极区域之间的LDD(Lightly Doped Drain)区域1041，上述LDD区域1041的电阻率比上述沟道区域的电阻率小、比上述源极区域或上述漏极区域的电阻率大，源电极108与上述源极区域1042重叠地形成，漏电极109与上述漏极区域1043重叠地形成，上述氧化物半导体的上述LDD区域1041的厚度大于上述沟道区域104的厚度。
-
公开(公告)号：CN107492557A
公开(公告)日：2017-12-19
申请号：CN201710426030.2
申请日：2017-06-08
Applicant: 株式会社日本显示器
Abstract: 一种半导体装置，具备：绝缘基板；第1半导体层，位于绝缘基板的上方；第2半导体层，位于绝缘基板的上方，由与第1半导体层不同的物质形成；绝缘层，位于绝缘基板的上方，覆盖第1半导体层与第2半导体层，并形成有贯通至第1半导体层的第1接触孔与贯通至第2半导体层的第2接触孔；阻挡层，覆盖第1接触孔内的第1半导体层与上述第2接触孔内的第2半导体层中的某一方，并具有导电性；以及第1导电层，与阻挡层接触。
-
公开(公告)号：CN119767770A
公开(公告)日：2025-04-04
申请号：CN202411242184.2
申请日：2024-09-05
Applicant: 株式会社日本显示器
IPC: H10D64/27 , H10K59/121
Abstract: 本发明涉及半导体装置及显示装置。课题在于抑制特性劣化并且改善包含氧化物半导体的半导体装置的可靠性。半导体装置包含：绝缘表面之上的具有多晶结构的氧化物半导体层；前述氧化物半导体层之上的第1栅极绝缘层；前述第1栅极绝缘层之上的中间层；前述中间层之上的第2栅极绝缘层；和前述第2栅极绝缘层之上的栅极布线，前述氧化物半导体层具有沟道区域及导电区域，前述第1栅极绝缘层与前述沟道区域及前述导电区域重叠，前述中间层及前述第2栅极绝缘层与前述沟道区域重叠并且与前述导电区域不重叠，前述导电区域的薄层电阻为1000Ω/sq.以下。
-
公开(公告)号：CN119767750A
公开(公告)日：2025-04-04
申请号：CN202411240269.7
申请日：2024-09-05
Applicant: 株式会社日本显示器
Abstract: 本发明涉及半导体装置及显示装置。课题在于改善包含氧化物半导体的半导体装置的可靠性。半导体装置包含：第1绝缘层；前述第1绝缘层之上的具有多晶结构的氧化物半导体层；前述氧化物半导体层之上的栅极绝缘层；前述栅极绝缘层之上的缓冲层；前述缓冲层之上的栅极布线；和前述栅极布线之上的第2绝缘层，前述氧化物半导体层具有朝向第1方向排列的第1区域、第2区域及第3区域，前述第2区域的电阻率比前述第1区域的电阻率高、比前述第3区域的电阻率低，前述第3区域的薄层电阻为1000Ω/sq.以下。
-
公开(公告)号：CN116868350A
公开(公告)日：2023-10-10
申请号：CN202180094159.2
申请日：2021-12-22
Applicant: 株式会社日本显示器
IPC: H01L29/786
Abstract: 显示装置的半导体器件包括：绝缘表面上的第一导电层；第一导电层上的第一绝缘层；第一绝缘层上的氧化物半导体层；氧化物半导体层上的第二导电层；和氧化物半导体层上的第三导电层，氧化物半导体层包括：第一区域；与第二导电层相接的第二区域；与第三导电层相接的第三区域；与第二导电层相接的、第一区域与第二区域之间的第一杂质区域；和与第三导电层相接的、第一区域与第三区域之间的第二杂质区域，第一杂质区域和第二杂质区域各自的电导率大于第二区域和第三区域各自的电导率。
-
-
-
-
-
-
-
-
-
Search Results
39
records
(took 0.028 seconds)
