-
公开(公告)号：CN1991801A
公开(公告)日：2007-07-04
申请号：CN200610166789.3
申请日：2006-11-30
Applicant: 株式会社东芝
Abstract: 一种访问控制设备，包括：奇偶校验码生成器，针对要写入存储器的原始数据，生成奇偶校验码；奇偶校验码加法器，通过把奇偶校验码添加到原始数据上，生成添加有奇偶校验码的数据；第一校正子生成器，生成第一掩码数据的第一校正子，以便对述添加有奇偶校验码的数据进行掩码。所述第一校正子是预先与第一访问代码相关联的并且写入器访问存储器时所用的值。所述设备还包括：第一掩码生成器，根据第一校正子、第一访问代码以及第一存储器地址，生成第一掩码数据；第一异或单元，通过在所述添加有奇偶校验码的数据和所述第一掩码数据之间进行异或计算，获取第一运算后数据；写入单元，把所述第一运算后数据写入存储器。
-
公开(公告)号：CN1287283C
公开(公告)日：2006-11-29
申请号：CN200410007301.3
申请日：2004-02-27
Applicant: 株式会社东芝
IPC: G06F9/50
CPC classification number: G06F9/4881 , G06F9/5066
Abstract: 本发明公开了一种调度方法，程序模块(100)包含记录与多个处理要素分别对应的步骤的多个程序(111～116)、构成记述信息(117)。构成记述信息(117)表示多个程序(111～116)间的输入输出关系和各程序(111～116)的执行所需的成本。在程序模块(100)的执行时，通过根据构成记述信息(117)决定执行多个程序(111～116)的多个线程各自的执行开始时刻和执行期间，执行把多个线程分别分配给1以上的处理器的调度处理。在程序的代码中不详细记述各种处理的时间制约条件，高效地调度用于实时处理的线程群。
-
公开(公告)号：CN1503150A
公开(公告)日：2004-06-09
申请号：CN200310116307.X
申请日：2003-11-19
Applicant: 株式会社东芝
CPC classification number: G06F9/5044 , G06F9/5033 , G06F2209/501
Abstract: 具有第一处理器(它具有第一指令集)和第二处理器(它具有第二指令集)的一个多处理器系统中的一种任务分配方法。一项任务或者分配给第一处理器，或者分配给第二处理器。该任务对应于具有一种执行效率的一个程序。该程序包括一个程序模块，或者由第一指令集描述，或者由第二指令集描述。在本方法中，由第一指令集描述的程序模块对应的任务分配给第一处理器。如果为该任务分配的目标从第一处理器变为第二处理器，就判断是否改善了程序的执行效率。如果改善了程序的执行效率，为该任务分配的目标就变为第二处理器。
-
公开(公告)号：CN102163458A
公开(公告)日：2011-08-24
申请号：CN201110036760.4
申请日：2011-02-12
Applicant: 株式会社东芝
IPC: G11C16/06
CPC classification number: G11C29/52 , G06F11/1008 , G06F11/1068
Abstract: 本发明涉及半导体存储器装置。根据一个实施例，一种半导体存储器装置包括数据被请求写入其中的半导体存储器芯片。所述数据具有一个或多个预定单位的第一数据的段。所述装置包括：写控制器，其将所述第一数据和冗余信息写入不同的半导体存储器芯片中，所述冗余信息是通过使用预定数目的所述第一数据的段而计算出的且被用于校正所述预定数目的所述第一数据的段中的错误；以及存储单元，其存储识别信息和区域指定信息以使所述存储识别信息和区域指定信息彼此相关联。所述识别信息使所述第一数据和所述冗余信息相关联，并且所述区域指定信息指定所述半导体存储器芯片中的彼此相关联的所述第一数据和所述冗余信息被写入的多个存储区域。
-
公开(公告)号：CN100507878C
公开(公告)日：2009-07-01
申请号：CN200610166789.3
申请日：2006-11-30
Applicant: 株式会社东芝
Abstract: 一种访问控制设备，包括：奇偶校验码生成器，针对要写入存储器的原始数据，生成奇偶校验码；奇偶校验码加法器，通过把奇偶校验码添加到原始数据上，生成添加有奇偶校验码的数据；第一校正子生成器，生成第一掩码数据的第一校正子，以便对所述添加有奇偶校验码的数据进行掩码。所述第一校正子是预先与第一访问代码相关联的并且写入器访问存储器时所用的值。所述设备还包括：第一掩码生成器，根据第一校正子、第一访问代码以及第一存储器地址，生成第一掩码数据；第一异或单元，通过在所述添加有奇偶校验码的数据和所述第一掩码数据之间进行异或计算，获取第一运算后数据；写入单元，把所述第一运算后数据写入存储器。
-
Patent Agency Ranking
公开(公告)号：CN1924880A
公开(公告)日：2007-03-07
申请号：CN200610128028.9
申请日：2006-08-31
Applicant: 株式会社东芝
IPC: G06F21/00
CPC classification number: G06F12/1466 , G06F21/445 , G06F21/57 , G06F2221/2129
Abstract: 一种处理器，包括一个计算单元，用来利用存储在第一存储器和第二存储器中的数据执行计算；一个存储单元，与该计算单元集成在一起，用来存储第一认证信息和第二认证信息；一个读取单元，用来从第一存储器读取第一信息和从第二存储器读取第二信息；一个认证单元，用来通过比较第一信息和第一认证信息来认证该第一存储器，和通过比较第二信息和第二认证信息来认证该第二存储器；和一个控制单元，用来根据该认证单元的认证结果，控制该计算单元和第一存储器间的第一访问，以及控制该计算单元和该第二存储器间的第二访问。
-
公开(公告)号：CN102194527B
公开(公告)日：2014-06-04
申请号：CN201110049304.3
申请日：2011-03-01
Applicant: 株式会社东芝
IPC: G11C29/44
CPC classification number: G06F11/1048
Abstract: 本发明涉及半导体存储器装置。根据一个实施例，一种半导体存储器装置包括具有其中写入数据的可写存储区域的多个半导体存储器芯片。所述数据具有一个或多个第一数据的段，并且一个或多个所述第一数据的段包括第二数据。所述装置包括：确定单元，确定所述第一数据被写入的预定数目或更少的半导体存储器芯片；写控制器，将所述第一数据和冗余信息写入确定的半导体存储器芯片中的所述可写存储区域中，所述冗余信息是从所述第二数据计算出的且被用于校正所述第二数据中的错误；以及存储单元，在其中存储彼此相关联的识别信息和区域指定信息。所述识别信息使所述第二数据和所述冗余信息相关联，并且所述区域指定信息指定所述半导体存储器芯片中的包括在所述第二数据中的所述第一数据和所述冗余信息被写入的存储区域。
-
公开(公告)号：CN102194527A
公开(公告)日：2011-09-21
申请号：CN201110049304.3
申请日：2011-03-01
Applicant: 株式会社东芝
IPC: G11C29/44
CPC classification number: G06F11/1048
Abstract: 本发明涉及半导体存储器装置。根据一个实施例，一种半导体存储器装置包括具有其中写入数据的可写存储区域的多个半导体存储器芯片。所述数据具有一个或多个第一数据的段，并且一个或多个所述第一数据的段包括第二数据。所述装置包括：确定单元，确定所述第一数据被写入的预定数目或更少的半导体存储器芯片；写控制器，将所述第一数据和冗余信息写入确定的半导体存储器芯片中的所述可写存储区域中，所述冗余信息是从所述第二数据计算出的且被用于校正所述第二数据中的错误；以及存储单元，在其中存储彼此相关联的识别信息和区域指定信息。所述识别信息使所述第二数据和所述冗余信息相关联，并且所述区域指定信息指定所述半导体存储器芯片中的包括在所述第二数据中的所述第一数据和所述冗余信息被写入的存储区域。
-
公开(公告)号：CN100594487C
公开(公告)日：2010-03-17
申请号：CN200410007303.2
申请日：2004-02-27
Applicant: 株式会社东芝
CPC classification number: G06F9/50 , G06F9/45533
Abstract: 本发明公开了一种调度方法，实时处理系统利用称作密结合线程组的线程组的属性，判别线程组是否为包含彼此协调工作的线程群的密结合线程组。当判断为线程组是密结合线程组时，实时处理系统为了使属于密结合线程组的线程群分别由不同的处理器(VPU)来同时执行，而执行用于把属于密结合线程组的线程群分别分配给该线程群个数的处理器(VPU)的调度处理。能高效地进行彼此协调工作的线程之间的数据交换。
-
公开(公告)号：CN1284095C
公开(公告)日：2006-11-08
申请号：CN200310116307.X
申请日：2003-11-19
Applicant: 株式会社东芝
CPC classification number: G06F9/5044 , G06F9/5033 , G06F2209/501
Abstract: 具有第一处理器(它具有第一指令集)和第二处理器(它具有第二指令集)的一个多处理器系统中的一种任务分配方法。一项任务或者分配给第一处理器，或者分配给第二处理器。该任务对应于具有一种执行效率的一个程序。该程序包括一个程序模块，或者由第一指令集描述，或者由第二指令集描述。在本方法中，由第一指令集描述的程序模块对应的任务分配给第一处理器。如果为该任务分配的目标从第一处理器变为第二处理器，就判断是否改善了程序的执行效率。如果改善了程序的执行效率，为该任务分配的目标就变为第二处理器。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.026 seconds)
