公开(公告)号：CN118733200A

公开(公告)日：2024-10-01

申请号：CN202411230492.3

申请日：2024-09-04

Applicant: 浙江大学

Inventor： 邱程 ,  王小航 ,  林甜甜 ,  蔡昀朗 ,  杨润东 ,  任奎

IPC: G06F9/455 ,  G06F9/54 ,  G06F9/50

Abstract: 本发明公开了一种多芯粒并行仿真同步的方法，包括：功能仿真，通过芯粒与全局管理器的读写匹配，确保事件的因果关系正确，实现准确的功能模型仿真；同时记录对共享内存访问的时间，以及仿真过程中产生的通信流量；所述全局管理器用于记录每个从芯粒发出事件的时序；根据功能仿真过程中产生的通信流量，片间网络仿真器对读写事件进行仿真，计算出每个读写事件在片间网络中的传输延迟，得到传输延迟数据；时序仿真，将传输延迟数据与功能仿真后的功能模型相结合，重新进行完整的仿真，实现对时序模型的准确构建；进而实现各个芯粒间时钟的同步。本发明通过多轮并行仿真，保证了功能模型对于事件因果关系的准确构建，以及各个芯粒间时钟的同步。

公开(公告)号：CN101201732A

公开(公告)日：2008-06-18

申请号：CN200710071565.9

申请日：2007-10-09

Applicant: 浙江大学

Inventor： 刘鹏 ,  陈科明 ,  顾雄礼 ,  黄卫兵 ,  王小航 ,  王维东 ,  史册 ,  姚庆栋

IPC: G06F9/38

Abstract: 本发明公开了一种32位的多模式微处理器，该处理器核以两条六级流水线PIPE1和PIPE2结构为基础，PIPE1和PIPE2均包括取指、译码、执行、访存、TAG比较和回写这六个流水级；此处理器支持3种运行模式：双核模式、双发射模式或双线程模式；在双核模式下，处理器在微结构上分开，是两个高性能的单发射处理器；在双发射模式下，处理器在微结构上合拢，是一个高性能的双发射精简指令集计算机处理器；在双线程模式下，处理器是一个介于细粒度和同时多线程技术之间“伪”SMT处理器，此时处理器可以支持两种运行方式。使用本发明的微处理器，能根据应用的特点配置成不同的运行模式。

公开(公告)号：CN118332999A

公开(公告)日：2024-07-12

申请号：CN202410421798.0

申请日：2024-04-09

Applicant: 浙江大学

Inventor： 黄泺奇 ,  刘鹏 ,  王小航

IPC: G06F30/392 ,  G06F111/08 ,  G06F111/04

Abstract: 本发明提供一种芯粒系统内存控制器布局优化方法，包括，根据目标芯粒系统架构中的互连关系和各个组件的物理位置关系分别构建无向图和二维网格图；基于无向图中提供的目标芯粒系统架构内各个组件的互连关系和二维网格图中提供的目标芯粒系统架构内各个组件的物理位置关系，对处理器核心访问末级缓存的缺失率进行计算，对处理器核心访问缓存或内存的延迟进行计算；根据末级缓存缺失率和延迟数据，构建目标芯粒系统性能模型；确定目标芯粒系统约束条件和求解目标，对目标芯粒系统性能模型进行求解，获得对应的内存控制器布局方式，处理器核心数量以及末级缓存容量，使得芯粒系统的处理器核心访存延迟降低，提高芯粒系统的整体架构性能。

公开(公告)号：CN118013690A

公开(公告)日：2024-05-10

申请号：CN202311815099.6

申请日：2023-12-26

Applicant: 浙江大学杭州国际科创中心

Inventor： 林甜甜 ,  王小航

IPC: G06F30/20

Abstract: 本申请涉及针对集成芯片系统的并行仿真方法、装置和计算机设备。所述方法包括：根据源芯粒发起的数据管理请求确定目标芯粒、第一时序文件和数据请求功能文件；根据第一时序文件确定请求数据传输路径，并根据请求数据传输路径和第一时序文件确定目标时序文件；将目标时序文件发送至目标芯粒，以使目标芯粒根据目标时序文件确定目标响应数据、第二时序文件和数据响应功能文件；根据第二时序文件确定响应数据传输路径，根据响应传输路径和第二时序文件确定数据反馈时序文件；根据目标时序文件、数据反馈时序文件、数据请求功能文件和数据响应功能文件，通过芯粒仿真器进行芯粒通信仿真。上述方案，能够并行地模拟整个多芯粒系统。

公开(公告)号：CN100592255C

公开(公告)日：2010-02-24

申请号：CN200710071565.9

申请日：2007-10-09

Applicant: 浙江大学

Inventor： 刘鹏 ,  陈科明 ,  顾雄礼 ,  黄卫兵 ,  王小航 ,  王维东 ,  史册 ,  姚庆栋

IPC: G06F9/38

Abstract: 本发明公开了一种32位的多模式微处理器，该处理器核以两条六级流水线PIPE 1和PIPE 2结构为基础，PIPE 1和PIPE 2均包括取指、译码、执行、访存、TAG比较和回写这六个流水级；此处理器支持3种运行模式：双核模式、双发射模式或双线程模式；在双核模式下，处理器在微结构上分开，是两个高性能的单发射处理器；在双发射模式下，处理器在微结构上合拢，是一个高性能的双发射精简指令集计算机处理器；在双线程模式下，处理器是一个介于细粒度和同时多线程技术之间“伪”SMT处理器，此时处理器可以支持两种运行方式。使用本发明的微处理器，能根据应用的特点配置成不同的运行模式。

公开(公告)号：CN100565472C

公开(公告)日：2009-12-02

申请号：CN200710164584.6

申请日：2007-12-11

Applicant: 浙江大学

Inventor： 刘鹏 ,  王小航 ,  成杏梅 ,  史册 ,  王维东 ,  姚庆栋

IPC: G06F11/36 ,  G06F15/16

Abstract: 本发明公开了一种适用于多处理器核系统芯片的调试方法：用一个运行在宿主机上的虚拟主控处理器核模块(111)来模拟一个主控处理器和调试控制站程序，负责发送和接收命令，控制多处理器核系统芯片的调试，发送调试命令给物理的每个处理器核上的运行调试服务站模块(131)，并接收回复信息到运行在宿主机上的带有图形化界面的软件调试器(110)。本发明方法占用较小的硬件资源，利用软件来进行调试，可移植性强，适用于多处理器核系统芯片/片上网络平台调试。