-
公开(公告)号：CN118013690A
公开(公告)日：2024-05-10
申请号：CN202311815099.6
申请日：2023-12-26
Applicant: 浙江大学杭州国际科创中心
IPC: G06F30/20
Abstract: 本申请涉及针对集成芯片系统的并行仿真方法、装置和计算机设备。所述方法包括：根据源芯粒发起的数据管理请求确定目标芯粒、第一时序文件和数据请求功能文件；根据第一时序文件确定请求数据传输路径，并根据请求数据传输路径和第一时序文件确定目标时序文件；将目标时序文件发送至目标芯粒，以使目标芯粒根据目标时序文件确定目标响应数据、第二时序文件和数据响应功能文件；根据第二时序文件确定响应数据传输路径，根据响应传输路径和第二时序文件确定数据反馈时序文件；根据目标时序文件、数据反馈时序文件、数据请求功能文件和数据响应功能文件，通过芯粒仿真器进行芯粒通信仿真。上述方案，能够并行地模拟整个多芯粒系统。
-
公开(公告)号：CN118733200A
公开(公告)日：2024-10-01
申请号：CN202411230492.3
申请日：2024-09-04
Applicant: 浙江大学
Abstract: 本发明公开了一种多芯粒并行仿真同步的方法，包括：功能仿真，通过芯粒与全局管理器的读写匹配，确保事件的因果关系正确，实现准确的功能模型仿真；同时记录对共享内存访问的时间，以及仿真过程中产生的通信流量；所述全局管理器用于记录每个从芯粒发出事件的时序；根据功能仿真过程中产生的通信流量，片间网络仿真器对读写事件进行仿真，计算出每个读写事件在片间网络中的传输延迟，得到传输延迟数据；时序仿真，将传输延迟数据与功能仿真后的功能模型相结合，重新进行完整的仿真，实现对时序模型的准确构建；进而实现各个芯粒间时钟的同步。本发明通过多轮并行仿真，保证了功能模型对于事件因果关系的准确构建，以及各个芯粒间时钟的同步。
-
公开(公告)号：CN118733200B
公开(公告)日：2024-11-29
申请号：CN202411230492.3
申请日：2024-09-04
Applicant: 浙江大学
Abstract: 本发明公开了一种多芯粒并行仿真同步的方法，包括：功能仿真，通过芯粒与全局管理器的读写匹配，确保事件的因果关系正确，实现准确的功能模型仿真；同时记录对共享内存访问的时间，以及仿真过程中产生的通信流量；所述全局管理器用于记录每个从芯粒发出事件的时序；根据功能仿真过程中产生的通信流量，片间网络仿真器对读写事件进行仿真，计算出每个读写事件在片间网络中的传输延迟，得到传输延迟数据；时序仿真，将传输延迟数据与功能仿真后的功能模型相结合，重新进行完整的仿真，实现对时序模型的准确构建；进而实现各个芯粒间时钟的同步。本发明通过多轮并行仿真，保证了功能模型对于事件因果关系的准确构建，以及各个芯粒间时钟的同步。
-
-
Search Results
3
records
(took 0.015 seconds)
