公开(公告)号：CN107026208A

公开(公告)日：2017-08-08

申请号：CN201710009742.4

申请日：2017-01-06

Applicant: 日立金属株式会社

Inventor： 内山博幸 ,  藤崎寿美子 ,  森塚翼

IPC: H01L29/786

Abstract: 本发明提供一种半导体装置及其制造方法。该半导体装置提高半导体装置(薄膜晶体管)的特性。半导体装置构成如下：具有形成在基板(SUB)上的栅电极(GE)、在其上面隔着栅绝缘膜(GI)形成的第1金属氧化物半导体膜(MO1)、形成在其上面的第2金属氧化物半导体膜(MO2)、以及形成在其上面的源、漏电极(SD)。并且，使第1金属氧化物半导体膜(MO1)的端部与第2金属氧化物半导体膜(MO2)的端部相比后退。根据这样的构成，能够确保下层的第1金属氧化物半导体膜(MO1)与源、漏电极(SD)的距离。由此，能够防止源、漏电极(SD)与下层的第1金属氧化物半导体膜(MO1)的短路，能够提高晶体管特性。

公开(公告)号：CN105321826A

公开(公告)日：2016-02-10

申请号：CN201510257183.X

申请日：2015-05-19

Applicant: 日立金属株式会社

Inventor： 内山博幸 ,  谷口隆文 ,  矢之部秀隆

IPC: H01L21/34 ,  H01L29/786 ,  H01L29/24

CPC classification number: H01L29/66969 ,  H01L29/7869

Abstract: 在对以锌为主要成分的氧化物半导体进行蚀刻加工时，氧化物半导体表面层被蚀刻，从而招致过大的侧面蚀刻。事先采用仅能选择性地蚀刻在氧化物半导体表面存在的氧化锌相的前处理液对氧化物半导体表面进行处理，由此抑制在光致抗蚀剂和氧化物半导体界面形成的空隙，从而抑制氧化物半导体蚀刻加工后的侧面蚀刻量。