公开(公告)号：CN1819746A

公开(公告)日：2006-08-16

申请号：CN200610004340.7

申请日：2006-01-25

Applicant: 日东电工株式会社

Inventor： 高吉勇一 ,  市川和志 ,  内藤俊树

IPC: H05K3/28

CPC classification number: H05K1/0269 ,  H05K1/111 ,  H05K3/303 ,  H05K3/3452 ,  H05K2201/094 ,  H05K2201/09781 ,  H05K2201/09918 ,  H05K2203/163 ,  H05K2203/166 ,  Y02P70/611 ,  Y10T29/49126 ,  Y10T29/4913 ,  Y10T29/49155

Abstract: 为了提供端子部和外部端子的连接可靠性有所提高、且可确保高生产率及低成本化的配线电路基板及该配线电路基板的制造方法，在绝缘基底层(2)上同时形成含有与电子零部件(21)的外部端子(22)连接用的端子部(6)的导体图案(3)和判定有无因绝缘覆盖层(4)的形成而形成的阻碍端子部(6)与外部端子(22)的连接的阻碍部分(23)的判定标记(8)后，形成绝缘覆盖层(4)使形成端子部(6)及判定标记(8)露出的开口部(7)，并覆盖导体图案(3)。然后，以从绝缘覆盖层(4)的开口部(7)露出的判定标记(8)为基准，判定阻碍部分(23)的有无。