公开(公告)号：CN118160101A

公开(公告)日：2024-06-07

申请号：CN202380014196.7

申请日：2023-04-03

Applicant: 富士电机株式会社

Inventor： 大井幸多

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/06 ,  H01L29/739 ,  H01L29/861 ,  H01L29/868

Abstract: 提供一种半导体装置的制造方法，能够抑制由半导体基板的碳浓度引起的特性的偏差。半导体装置的制造方法包括以下工序：从第一导电型的半导体基板(10)的上表面侧形成沟槽(11)；在沟槽(11)中埋入绝缘栅型电极构造(6，7)；在半导体基板(10)的上部，与沟槽(11)相接地形成第二导电型的基区(3)；在基区(3)的上部，与沟槽(11)相接地形成第一导电型的第一主电极区(4)；以及在半导体基板(10)的下表面侧形成第二导电型的第二主电极区(9)，其中，根据半导体基板(10)的碳浓度，来调整基区(3)和第二主电极区(9)中的至少一方的制作条件。

公开(公告)号：CN116247075A

公开(公告)日：2023-06-09

申请号：CN202310322912.X

申请日：2017-02-27

Applicant: 富士电机株式会社

Inventor： 田中裕之 ,  大井幸多 ,  小野泽勇一 ,  伊仓巧裕 ,  杉村和俊

IPC: H01L29/06 ,  H01L29/40 ,  H01L29/739 ,  H01L21/331

Abstract: 本发明提供容易微细加工的保护环部。还提供一种半导体装置，具备：半导体基板；有源区，其形成于半导体基板；以及保护环部，其在半导体基板形成于有源区的外侧，保护环部具有：保护环，其呈环状地形成在半导体基板的上表面；层间绝缘膜，其形成于保护环的上方；场板，其沿着保护环在层间绝缘膜的上方形成为环状；以及钨插塞，其沿着保护环形成为环状，贯穿层间绝缘膜而将保护环与场板连接。

公开(公告)号：CN107949915B

公开(公告)日：2021-04-27

申请号：CN201780002977.9

申请日：2017-03-13

Applicant: 富士电机株式会社

Inventor： 小川惠理 ,  小野泽勇一 ,  杉村和俊 ,  田中裕之 ,  大井幸多 ,  伊仓巧裕

IPC: H01L29/41 ,  H01L21/28 ,  H01L21/3065 ,  H01L21/336 ,  H01L29/06 ,  H01L29/739 ,  H01L29/78

Abstract: 以较高的精度控制金属电极的侧壁位置、且提高金属电极的上方的层的覆盖率。提供一种半导体装置，其具备半导体基板和形成于半导体基板的上表面的上方的金属电极，金属电极的侧壁具有与半导体基板接触的下侧部分和形成于比下侧部分更靠近上方的位置且相对于半导体基板的上表面的倾斜角比下侧部分小的上侧部分。还具备形成于半导体基板的有源区，金属电极可以是在半导体基板的上表面比有源区更靠近外侧而形成的场板。场板的侧壁的上侧部分可以是向上侧凸起的形状。