-
公开(公告)号：CN101305413A
公开(公告)日：2008-11-12
申请号：CN200680042165.9
申请日：2006-09-13
Applicant: 夏普株式会社
Inventor： 鹫尾一
CPC classification number: G09G3/3688
Abstract: 数据信号线(S1～Sm)利用沿像素阵列(1)的行方向的一边设置的第1数据信号线驱动电路(11)、以及沿像素阵列(1)的行方向的其它边设置的第2数据信号线驱动电路(12)来驱动。第1数据信号线驱动电路(11)包含：对是否向数据信号线(S1、S2)等施加图像信号V1、V2进行切换的开关(15)；以及对开关(15)进行控制的触发器(13)。第2数据信号线驱动电路(12)包含：具有同样功能的触发器(14)及开关(16)。将开关(15、16)控制成在供给相同图像信号的开关之间，导通期间不重复，在与相邻的数据信号线相对应的开关之间，导通期间的至少一部分重复。通过这样，能够得到画面上不产生纵向条纹及重影、边框窄的液晶显示装置。
-
公开(公告)号：CN100429695C
公开(公告)日：2008-10-29
申请号：CN200310114830.9
申请日：2003-11-07
Applicant: 夏普株式会社
CPC classification number: G09G3/3688 , G09G3/3677 , G09G2310/0283 , G09G2310/0289 , G11C19/00 , G11C19/28
Abstract: 本发明的扫描方向控制电路包括可对应切换信号L/R将移位方向切换为双向的双向移位寄存器，通过电平移动器将比其驱动电压更低的振幅的所述切换信号L/R升压后给出该切换信号L/R，在电平移动器和双向移位寄存器之间设置锁存电路，控制电路响应构成所述双向移位寄存器的触发器的输出信号，在该触发器的移位工作结束后，使所述锁存电路执行锁存工作，同时，在包含该锁存定时的前后期间中，将所述电平移动器置于激活状态，在剩余期间中使之为非激活状态。由此，能够以低功耗与外部输入定时无关地按规定定时提给所述切换信号L/R。
-
公开(公告)号：CN1655224A
公开(公告)日：2005-08-17
申请号：CN200510008323.6
申请日：2005-02-03
Applicant: 夏普株式会社
CPC classification number: G09G3/3688 , G09G2310/0248
Abstract: 本发明揭示一种显示装置的驱动器电路和显示装置。显示装置的驱动器电路在定时脉冲的各输出线上具有输入供给该输出线的定时脉冲和对按该定时脉冲进行写入的数据信号线(SL)作预充电用的预充电用脉冲的或非电路(NOR)。由此，能实现一种显示装置驱动器电路，其内部具有预充电电路，在从驱动能力小的预充电电源对信号供给线进行预充电时，又能将移位寄存器的级数固定为所需的最低限度，又能真正避免导致信号供给线上预充电电位与视频信号冲突的情况。
-
公开(公告)号：CN1598917A
公开(公告)日：2005-03-23
申请号：CN200410078935.8
申请日：2004-09-16
Applicant: 夏普株式会社
CPC classification number: G09G3/3648 , G09G2310/0251 , G09G2310/0297 , G09G2320/0219
Abstract: 本发明的课题是，在各水平期间，以与RGB对应地设置的3条数据信号线为1组，在数据信号供给期间之前，由于在规定期间同时将开关接通，将规定的电位供给各数据信号线，同时对数据信号线的各组进行预充电工作。在其后的数据信号供给期间，使RGB的数据信号线的各开关依次导通，在此时所选择的扫描信号线的像素上，经数据信号线供给RGB的各数据。由此，在以连续配置的多条数据信号线为1组，以时分方式驱动的显示装置中，可减少显示时的突上电位变动。
-
公开(公告)号：CN1387177A
公开(公告)日：2002-12-25
申请号：CN02120001.7
申请日：2002-05-17
Applicant: 夏普株式会社
CPC classification number: G09G3/3688 , G09G3/20 , G09G2310/0289 , G09G2330/021
Abstract: 本发明涉及信号处理电路、低电压信号发生器及具有这些构件的图像显示装置。本发明具有采用高逻辑振幅信号进行逻辑运算的第1逻辑运算电路、具有负载电容的传输系统、以及降压电平移动电路即低电压信号发生器,所述降压电平移动电路从第1逻辑运算电路输入高逻辑振幅信号,将该信号变换为振幅小于该信号的低逻辑振幅信号,并将变换的低逻辑振幅信号输给传输系统。这样,在第1逻辑运算电路由于采用高逻辑振幅信号,因此具有不会引起误动作,能够高速运算的效果。而在具有负载电容的传输系统中,传输低逻辑振幅信号,因此具有能够抑制消耗功率增加及不需要的辐射的效果。
-
Patent Agency Ranking
公开(公告)号：CN102804256A
公开(公告)日：2012-11-28
申请号：CN201180013959.3
申请日：2011-04-07
Applicant: 夏普株式会社
Inventor： 鹫尾一
CPC classification number: G09G3/2085 , G09G3/3614 , G09G3/3648 , G09G2300/0857 , G09G2330/021
Abstract: 本发明的目的在于提供一种能减少面板基板上的电路面积、并通过使用存储器的驱动来实现降低功耗的显示装置。在显示装置的像素存储器部中，与各像素存储器单元相对应地设置有触发器(11)、根据来自触发器(11)的输出信号(Qn＋1，Qn＋1B)来选择白色显示用电压(VW)或黑色显示用电压(VBL)中的某一个电压的电压选择部(12)、以及用于将由电压选择部(12)所选出的电压反映到与各触发器(11)对应的像素的显示状态中的液晶电容(13)。此外，通过将像素存储器部内的多个像素存储器单元各自所包含的触发器(11)进行串联连接，从而构成移位寄存器(110)。
-
公开(公告)号：CN101305415A
公开(公告)日：2008-11-12
申请号：CN200680042228.0
申请日：2006-09-25
Applicant: 夏普株式会社
CPC classification number: G09G3/3648 , G09G3/3688 , G09G2310/0294 , G09G2310/04 , G09G2330/021
Abstract: 本发明揭示一种液晶显示装置及其驱动方法。在其数据信号线驱动电路13中有第1采样部23和比其低速工作的第2采样部24。通过选择电路22的作用，在通常显示模式下第1采样部23工作，在部分显示模式下第2采样部24工作。为了保证正确地采样工作，1行时间以及采样周期在部分显示模式的显示期间比在通常显示模式时要长。在通常显示模式下，第1采样部23和第2采样部24两者可以都工作。其结果是液晶显示装置能够降低部分显示时的耗电量。
-
公开(公告)号：CN100375991C
公开(公告)日：2008-03-19
申请号：CN200510008323.6
申请日：2005-02-03
Applicant: 夏普株式会社
CPC classification number: G09G3/3688 , G09G2310/0248
Abstract: 本发明揭示一种显示装置的驱动器电路和显示装置。显示装置的驱动器电路在定时脉冲的各输出线上具有输入供给该输出线的定时脉冲和对按该定时脉冲进行写入的数据信号线(SL)作预充电用的预充电用脉冲的或非电路(NOR)。由此，能实现一种显示装置驱动器电路，其内部具有预充电电路，在从驱动能力小的预充电电源对信号供给线进行预充电时，又能将移位寄存器的级数固定为所需的最低限度，又能真正避免导致信号供给线上预充电电位与视频信号冲突的情况。
-
公开(公告)号：CN100362557C
公开(公告)日：2008-01-16
申请号：CN200410063802.3
申请日：2004-07-09
Applicant: 夏普株式会社
CPC classification number: G11C19/28 , G09G3/3677 , G09G3/3688 , G09G2330/021
Abstract: 移位寄存器，按上述每个块来设置控制电路CNi(i＝1～n)，利用对上述移位寄存器的任意一个的外部的输出以及上述双稳态多谐振荡器Fi的输出，来控制下段电平移动器LSi+1。这样，可以只在该块输出移动输出所需的最小限期间，使该块的电平移动器动作，从而可削减电耗，并且输出SL1～SLn可不互相重合。
-
公开(公告)号：CN100336089C
公开(公告)日：2007-09-05
申请号：CN200310120275.0
申请日：2003-12-12
Applicant: 夏普株式会社
CPC classification number: G09G3/3688 , G09G3/3607 , G09G3/3677 , G09G2300/043 , G09G2310/0248 , G09G2320/0223 , G09G2330/021
Abstract: 这种在驱动电路中输入互相相关的多个信号，其中的至少1个信号也共同输入到其它电路的构成中，不对导致电耗增加的信号本身实施加工，来抑制基于相关信号间配线负荷的不同的相位关系偏差。第1及第2时钟信号被输入到第1数据信号线驱动电路。其中的第1时钟信号也共同输入到第2数据信号线驱动电路。为使基于配线1与配线2之间的敷设差异的配线负荷相一致，在配线2中设有虚配线，由虚配线与液晶层及对置电极来形成附加电容部。
-
-
-
-
-
-
-
-
-
Search Results
47
records
(took 0.026 seconds)
