-
公开(公告)号：CN113284806B
公开(公告)日：2022-04-05
申请号：CN202110538164.X
申请日：2021-05-18
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/08
Abstract: 本发明提供了一种环栅器件及其源漏制备方法、器件制备方法、电子设备，其中，环栅器件的源漏制备方法，包括：在基底上形成鳍片，以及横跨所述鳍片的伪栅极单元，所述鳍片包括交替层叠的预备沟道层与预备牺牲层；所述伪栅极单元的数量为多个，多个所述伪栅极单元沿所述预备沟道层的沟道方向依次分布；刻蚀掉相邻两个伪栅极单元之间的预备牺牲层部分；对相邻两个伪栅极单元之间的预备沟道层部分进行刻蚀减薄，并保留部分沟道层材料作为种子层；基于所述种子层，外延源漏的锗硅体层，并在所述锗硅体层形成源极与漏极。
-
公开(公告)号：CN113889436B
公开(公告)日：2023-09-08
申请号：CN202111070720.1
申请日：2021-09-13
Applicant: 上海集成电路制造创新中心有限公司 , 复旦大学
IPC: H01L21/8234 , H01L27/088 , H01L29/423
Abstract: 本发明提供了一种环栅结构源漏的外延制备方法以及环栅结构，其中的方法包括：提供一衬底，在所述衬底上形成多个鳍片，沿沟道方向，相邻的两个鳍片之间具有凹槽；在所述衬底上淀积非晶硅层；对所述非晶硅层进行退火，以使所述非晶硅层结晶形成单晶硅层；以所述单晶硅层的表面为起始表面，外延生长锗硅材料，形成锗硅体层；在所述锗硅体层形成环栅结构的源/漏区；通过在凹槽淀积非晶硅层，然后将非晶硅层经过退火处理结晶成单晶硅层，以单晶硅层为起始表面生长锗硅体层的方法，能够制备出无位错高质量的硅锗体层，为沟道提供足够的应力，提升环栅器件的空穴迁移率，进而提高环栅器件的开启电流。
-
公开(公告)号：CN116666220A
公开(公告)日：2023-08-29
申请号：CN202310543733.9
申请日：2023-05-15
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L21/336 , H01L29/78 , H01L21/306 , H01L21/3065
Abstract: 本发明提供了一种内侧墙沟槽的制备方法，包括：提供一待刻蚀对象；待刻蚀对象包括：衬底以及形成于衬底上的沿远离衬底方向上间隔堆叠的若干沟道层与若干牺牲层；对待刻蚀对象沿第一方向进行刻蚀，直至衬底的表层，以形成源漏空腔；同时对待刻蚀对象中的牺牲层沿第二方向进行刻蚀，以形成内侧墙空腔；其中，第一方向表征了若干沟道层与若干牺牲层堆叠的方向；第二方向垂直于第一方向；其中，对牺牲层沿第二方向进行刻蚀时，刻蚀速率为：0.05nm/s‑0.3nm/s。本发明提供的技术方案，解决了沟道层过久暴露在刻蚀环境中造成刻蚀损伤的问题，进而实现了器件电学性能的提升，同时避免了后续的源漏SiGe外延工艺可能产生的不利影响。
-
公开(公告)号：CN114639606A
公开(公告)日：2022-06-17
申请号：CN202210199870.0
申请日：2022-03-01
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L21/336 , H01L29/10 , H01L29/78
Abstract: 本发明提供了一种沟道的刻蚀方法，提供一待刻蚀对象，对所述待刻蚀对象一次刻蚀后，交替进行表面处理‑二次刻蚀，直至刻蚀掉所有的鳍结构的牺牲层；其中，一次刻蚀用于刻蚀掉所述若干鳍结构中当前宽度最小的鳍结构的全部牺牲层以及其它宽度更宽的鳍结构的部分牺牲层；表面处理用于在待刻蚀对象的沟道层与剩余的牺牲层的暴露在外的表面形成保护层；所述二次刻蚀用于刻蚀掉当前宽度次之的鳍结构的全部的牺牲层，以及所述保护层。本发明在传统的刻蚀工艺中加入氧化步骤，既实现了对沟道层的保护，又实现了在不同沟道宽度的刻蚀中，减少沟道层的损失量。
-
Patent Agency Ranking
公开(公告)号：CN114242594A
公开(公告)日：2022-03-25
申请号：CN202111524853.1
申请日：2021-12-14
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 本发明提供了一种环栅器件上后栅单扩散隔断工艺方法，其用于形成单扩散隔断空腔的虚设伪栅极的刻蚀是在GAA器件的有源金属栅极制备完成后才进行，由于源/漏区会向两侧的鳍结构施加应力；而在沟道释放后，有源伪栅极对应的鳍结构中只剩下了沟道层，因而源/漏区的应力会集中到沟道层上，使得沟道层的应力得到增强。并且由于此时虚设伪栅极及其对应的鳍结构还未进行处理，其也会向GAA器件的沟道层传递应力，使得GAA器件的沟道层的应力达到最大；同时，由于在进行虚设伪栅极的刻蚀前，GAA器件的沟道层已经被有源金属栅极包裹，其对沟道层的应力产生禁锢作用，使得在后续虚设伪栅极刻蚀后，GAA器件的沟道层的应力因弛豫带来的影响降到最低。
-
公开(公告)号：CN117766398A
公开(公告)日：2024-03-26
申请号：CN202311791460.6
申请日：2023-12-25
Applicant: 复旦大学
IPC: H01L21/336 , H01L29/78 , H01L21/308
Abstract: 本发明提供了GAA器件的沟道刻蚀方法，包括：在衬底上形成若干鳍结构；形成第一图形化的掩膜层与第一保护结构；以第一图形化的掩膜层为掩膜，刻蚀第一鳍结构的堆叠结构的顶端和侧壁的第一保护结构；以剩余的第一保护结构为掩膜，选择性刻蚀第一鳍结构中第二半导体层，形成第一沟道结构；形成第二图形化的掩膜层与第一保护层；剩余的第一保护结构与第一保护层形成第二保护结构；以第二图形化的掩膜层为掩膜，刻蚀掉第二鳍结构中的堆叠结构的顶端和侧壁的第二保护结构；并以剩余的第二保护结构为掩膜，选择性刻蚀其中的第一半导体层，形成第二沟道结构。本发明提供的技术方案，实现了在同一衬底上进行混合沟道制备的工艺目的。
-
公开(公告)号：CN115579292A
公开(公告)日：2023-01-06
申请号：CN202211427963.0
申请日：2022-11-15
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 本发明提供了一种环栅晶体管的内侧墙的制作方法，包括：形成环栅晶体管结构，环栅晶体管结构包括衬底以及形成于衬底上沿第一方向排列的的若干鳍结构以及若干假栅堆叠件；若干假栅堆叠件横跨每个鳍结构，且沿第二方向排列；鳍结构包括：间隔堆叠的牺牲层与沟道层；刻蚀假栅堆叠件之间的鳍结构，以形成源漏空腔；刻蚀牺牲层的沿第一方向的两端，以形成内侧墙空腔；在内侧墙空腔中沉积氧化硅和氮化硅；刻蚀掉内侧墙空腔外的氧化硅和氮化硅，以在内侧墙空腔中形成内侧墙，其中，内侧墙的组成成分是氮氧硅。解决了环栅晶体管的内侧墙的材料介电常数较大，不利于减少寄生电容的问题，以及内侧墙的刻蚀工艺与其他工艺兼容性差的问题。
-
公开(公告)号：CN115206804A
公开(公告)日：2022-10-18
申请号：CN202210582243.5
申请日：2022-05-26
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L21/336 , H01L29/06 , H01L29/78
Abstract: 本发明提供了一种GAA底部介质隔离的制备方法，用于对环栅场效应晶体管的衬底与鳍片之间进行隔离，以此抑制和消除沟道底部的寄生沟道泄漏电流以及寄生电容，该方法包括：S1：提供一衬底，并在衬底上形成鳍片；S2：在所述鳍片上淀积第一掩模层，所述第一掩模层包裹所述鳍片的顶面和侧面；S3：以所述第一掩模层为掩模，对所述衬底进行刻蚀，以在所述鳍片下方的衬底中形成一目标区域；S4：对所述目标区域进行热氧化处理，使得所述目标区域以及目标区域下方的部分衬底形成氧化隔离层。
-
公开(公告)号：CN113394295A
公开(公告)日：2021-09-14
申请号：CN202110650073.5
申请日：2021-06-10
Applicant: 上海集成电路制造创新中心有限公司 , 复旦大学
IPC: H01L29/78 , H01L29/423
Abstract: 本发明提供了一种用于P型环栅器件的堆叠结构及增强P型环栅器件的沟道应力的方法，通过将堆叠件的牺牲层与沟道层材料的晶格常数设置成牺牲层材料的晶格常数小于沟道层的材料的晶格常数，并且沟道层的材料的晶格常数等于底层结构的材料的晶格常数；以使得初始状态下，沟道层无应变，牺牲层具有初始的张应变；当牺牲层发生弛豫时，沟道层受到牺牲层因弛豫而诱导的压应变，从而巧妙地利用牺牲层来增强P型环栅器件的沟道层应力，从而提高P型环栅器件的空穴迁移率。
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.017 seconds)
