公开(公告)号：CN220510031U

公开(公告)日：2024-02-20

申请号：CN202321424041.4

申请日：2023-06-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲纶 ,  潘冠廷 ,  李威养 ,  林家彬

IPC: H01L27/092 ,  H01L29/08 ,  B82Y10/00 ,  B82Y30/00

Abstract: 本公开实施例提供一种半导体装置，包括第一栅极全环场效晶体管及第二栅极全环场效晶体管。第一栅极全环场效晶体管与第二栅极全环场效晶体管中的每一者包括设置于基板上方并且在基板上方垂直排列的多个半导体纳米片或多个半导体纳米线、栅极结构以及源极/漏极外延层。第一栅极全环场效晶体管中与源极/漏极外延层接触的多个半导体纳米片或多个半导体纳米线的数量，小于第二栅极全环场效晶体管中与源极/漏极外延层接触的多个半导体纳米片或多个半导体纳米线的数量。气隙设置于第一栅极全环场效晶体管及第二栅极全环场效晶体管中的源极/漏极外延层下方。

公开(公告)号：CN221239614U

公开(公告)日：2024-06-28

申请号：CN202322586776.3

申请日：2023-09-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲纶 ,  李威养 ,  潘冠廷

IPC: H01L27/092 ,  H01L29/78 ,  H01L21/8238 ,  B82Y10/00

Abstract: 一种半导体结构，示例性半导体结构包括设置在基板上方的通道构件的垂直堆叠、围绕通道构件的垂直堆叠的每一个通道构件的栅极结构、耦接至通道构件的垂直堆叠并且相邻于栅极结构的源极/漏极特征、以及设置在源极/漏极特征和基板之间的介电特征，在剖面图中，介电特征包括V形侧壁表面。

公开(公告)号：CN221102091U

公开(公告)日：2024-06-07

申请号：CN202322606075.1

申请日：2023-09-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲纶 ,  李威养 ,  林家彬

IPC: H01L27/088 ,  H01L27/092

Abstract: 一种半导体装置，包括栅极结构，形成在鳍片上方，其中鳍片包括相邻栅极结构的源极/漏极区。半导体装置还包括源极/漏极部件，设置在源极/漏极区之中。半导体装置还包括侧壁间隔物部分，设置在源极/漏极区之中以及在源极/漏极部件的相对侧上，其中侧壁间隔物部分定义沟槽，沟槽具有漏斗状，且其中源极/漏极部件的至少底部设置在具有漏斗状的沟槽之中。鳍片包括多个半导体通道层，半导体通道层被多个内间隔物插入，内间隔物由内间隔物材料组成，其中每个半导体通道层的横向侧壁表面大抵不具有内间隔物材料。