-
公开(公告)号：CN115293951A
公开(公告)日：2022-11-04
申请号：CN202211007446.8
申请日：2022-08-22
Applicant: 南京大学
IPC: G06T1/00
Abstract: 本发明提供了一种用于水印嵌入的图像去极化预处理方法及装置。该方法和装置应用于水印嵌入算法之前，通过对载体图片分块进行去极化预处理，消除了水印嵌入过程中可能产生的数值溢出情况，保证了所有分块的水印信息都可以被正确嵌入。使用本发明可以确保嵌入水印后的图片在未受到攻击的情况下能够提取出完整的水印。本发明具有简单、高效、通用强等特点，兼容现有的基于DCT直流分量的水印嵌入和提取算法，并且能够适用于不同大小的嵌入强度。
-
公开(公告)号：CN113962378A
公开(公告)日：2022-01-21
申请号：CN202111111705.7
申请日：2021-09-23
Applicant: 南京大学
Abstract: 本发明公开了一种基于RS数据流的卷积硬件加速器及其方法。该加速器包括片外DDR存储器；片上缓存模块，用于存储从片外DDR存储器读取的原始图像数据、卷积核权重数据和卷积计算中间结果；DDR控制器，用于控制片外DDR存储器与片上缓存模块的数据交互；数据分发模块，用于根据当前计算配置信息和光电计算模块的计算规律将需要的权重与激励数据传送给光电计算模块；光电计算模块，用于完成各层网络的卷积运算；结果收集模块，用于接收光电计算模块的卷积结果，并将结果拼接，得到下一层的输入，或者将拼接结果存储到片外DDR存储器中。本发明基于RS数据流方式进行卷积运算，最大化数据重用，降低了对片外DDR的访问，提高了能效。
-
公开(公告)号：CN113641605A
公开(公告)日：2021-11-12
申请号：CN202110804144.2
申请日：2021-07-16
Applicant: 南京大学
IPC: G06F13/362
Abstract: 本发明公开了一种适用于异步电路的轮询仲裁器及其方法。该轮询仲裁器包括仲裁部分、互斥锁部分和多路选择部分；其中，仲裁部分由多级仲裁单元级联而成，仲裁部分的输入为请求信号以及各请求的权值信息，仲裁部分的输出为反应仲裁结果的响应信号；互斥锁部分由多级互斥单元级联而成，互斥锁部分的输入为从仲裁部分输出的响应信号以及从后级流水线结构输出的握手信号，互斥锁部分的输出为选通信号以及向前级流水线结构传递的握手信号；多路选择部分的输入为互斥锁部分输出的选通信号以及输入数据，多路选择部分的输出为仲裁优先级最高的有效数据。本发明的轮询仲裁器适用于异步电路，取消对于全局时钟的依赖。
-
公开(公告)号：CN111078187B
公开(公告)日：2021-05-28
申请号：CN201911194267.8
申请日：2019-11-28
Applicant: 南京大学
Abstract: 本发明提供一种针对单精度浮点数的任意次方根求解方法及其求解器。求解器包括：除法计算模块，用于对输入的次方根值N进行除法操作；反正切值计算模块，用于将输入的单精度浮点数的尾数部分M进行求反正切值的操作并得到对数值log2M；计算模块，用于对单精度浮点数的指数部分E、次方根值N的倒数1/N以及对数值log2M进行乘法和加法操作；正弦和余弦计算模块，用于对计算模块得到的计算结果求以2为底双曲正弦和余弦值；计算结果整合模块，将求得的双曲正弦和双曲余弦值求和，并与指数部分E的中间计算结果进行整合，得到单精度浮点数格式的最终计算结果。本发明的求解器可以计算任意单精度浮点数的任意次方根值，具有一定通用性。
-
公开(公告)号：CN111984227A
公开(公告)日：2020-11-24
申请号：CN202010870048.3
申请日：2020-08-26
Applicant: 南京大学
Abstract: 本发明公开了一种针对复数平方根的近似计算装置及方法。该装置包括依次相连的预处理模块、CORDIC计算模块、基本计算模块、线性近似计算模块和输出处理模块；预处理模块用于复数的实部和虚部的预处理和迭代初始移位位数的计算；CORDIC计算模块用于计算输入复数的模长；基本计算模块用于对复数的模长、复数的实部进行加减法和移位操作；线性近似计算模块用于计算实数范围内的平方根运算；输出处理模块用于为输出复数的实部和虚部添加符号位，在串并转换后输出复数平方根的计算结果。本发明的近似计算装置及方法，在保持较高精度计算的前提下，能保持高的计算速度，并降低硬件的复杂度。
-
Patent Agency Ranking
公开(公告)号：CN106951211B
公开(公告)日：2019-10-18
申请号：CN201710189006.1
申请日：2017-03-27
Applicant: 南京大学
IPC: G06F7/523
Abstract: 本发明提供了一种定浮点通用乘法器，既可以实现24位的定点乘法运算，也可以实现32位的单精度浮点乘法运算。所述乘法器将定点乘法器与主体结构相分离，由24位定点乘法器重构为单精度浮点乘法器。24位定点乘法器由4个12位乘法器组成，其中每个12位乘法器采用BOOTH算法，通过乘累加的紧缩结构完成运算，有效地提高了乘法运算效率和减少了运算资源开销。所述乘法器除了24位定点乘法器外不额外占用太多资源，在保证运算精度和数据吞吐率的情况下，有效地提高了乘法器的通用性。
-
公开(公告)号：CN119444579A
公开(公告)日：2025-02-14
申请号：CN202411562091.8
申请日：2024-11-05
Applicant: 南京大学
IPC: G06T3/4076 , G06T3/4007
Abstract: 本发明涉及一种针对均值池化下采样图像的上采样再优化方法。该方法包括如下步骤：步骤1，对上采样后的HR(高分辨率)图像数据做重排序，使得HR图像N*N区域(N为上采样倍率)和LR(低分辨率)图像的像素点相对应。步骤2，将HR图像N*N区域的像素点按RGB三个通道分开处理，求得对应的优化系数。步骤3，将每个通道里的像素值乘以优化系数，并经过四舍五入和去极化等操作后得到优化后的像素值。步骤4，将优化后的HR像素点按照正常的顺序再次重排序，并输出图像。本发明的方法针对均值池化下采样得到的低分辨率图像，可以作为任何上采样方法的再优化处理，进一步提高图像的PSNR，SSIM，LPIPS等指标。
-
公开(公告)号：CN119322910A
公开(公告)日：2025-01-17
申请号：CN202411070020.6
申请日：2024-08-06
Applicant: 南京大学
Abstract: 本发明提供了一种基于存算一体器件的Maxout激活函数运算加速装置及其方法。该装置包括：数据拆分模块，用于将数据拆分成整数部分和小数部分；数据截取模块，用于将整数部分和小数部分的数据分别以二进制形式拆分成固定比特长度，并传输给存算一体器件阵列，同时产生相应的移位控制信号传输给累加器模块；比较器模块，用于对阵列的输出结果进行比较，得到最大值并输出；累加器模块，用于对比较器模块的输出结果进行移位累加，并根据移位控制信号输出累加后的结果；权重队列存储模块，用于存储神经网络工作负载对应的权重，在完成一层计算之后更新存算于一体器件阵列中的权重。本发明具有低功耗、高能效、精度可调以及低计算延迟的优势。
-
公开(公告)号：CN119094204A
公开(公告)日：2024-12-06
申请号：CN202411224636.4
申请日：2024-09-03
Applicant: 南京大学
Abstract: 本发明公开了一种轻量化认证加密解密装置及其方法。该装置包括加密电路、解密电路、认证输出模块和置换网络模块，其中加密电路包括依次相连的第一初始化模块、第一关联数据处理模块、明文处理模块和第一最终化模块；解密电路包括依次相连的第二初始化模块、第二关联数据处理模块、密文处理模块和第二最终化模块；明文处理模块与密文处理模块相连，第一最终化模块、第二最终化模块分别与认证输出模块相连；加密电路和解密电路中的各个模块均调用置换网络模块。本发明的硬件装置及其实现方法可以在节约硬件资源的基础上高效安全地执行任意长度明文的加密解密任务，并在抵御侧信道攻击方面具备一定的硬件防护能力。
-
公开(公告)号：CN119025467A
公开(公告)日：2024-11-26
申请号：CN202411069936.X
申请日：2024-08-06
Applicant: 南京大学
IPC: G06F15/163 , G06F9/30 , G06F12/10
Abstract: 本发明公开了一种用于多核通讯的电路及方法。其电路作为核间通讯模块部署在各个核上，用于在不同核之间以数据包的形式传递信息；该电路包括接收单元、发送单元以及全局寄存器；接收单元，用于接收来自核外的数据，并对该数据进行解析和处理，然后传输给核内；发送单元，用于接收来自核内的数据，并将核内数据进行解析和处理，然后传输至核外；全局寄存器，用于记录当前的工作模式与工作状态并分别连接所述接收单元与发送单元。本发明的电路具有配置灵活性强，结构简单，可扩展性强的优点，采用中断触发程序的方式，可配置性更强，可以应对各种复杂的数据传输需求。
-
-
-
-
-
-
-
-
-
Search Results
120
records
(took 0.02 seconds)
