芯片电流监测系统、方法及多芯片并联碳化硅功率模块

    公开(公告)号:CN118884014A

    公开(公告)日:2024-11-01

    申请号:CN202410532771.9

    申请日:2024-04-30

    Abstract: 本发明公开一种芯片电流监测系统、方法及多芯片并联碳化硅功率模块,属于功率器件状态监测领域。该芯片电流监测系统包括PCB电路板及其内部的多个PCB Rogowski电流传感器,PCB电路板包括PCB正直流焊盘、PCB交流焊盘、PCB负直流总焊盘、多个电流信号输出端、多个上桥功率通孔和多个下桥功率通孔,一个碳化硅芯片连接一个功率通孔的一端,所有上桥功率通孔的另一端连接在PCB交流焊盘上,所有下桥功率通孔的另一端连接在PCB负直流总焊盘上,并在每个功率通孔的周围分别嵌入一个PCB Rogowski电流传感器。本发明将PCB Rogowksi线圈封装于碳化硅功率模块中,可测量并联的每个碳化硅芯片的电流。

    一种用于压接型功率模块动态特性测试的电容串联母排

    公开(公告)号:CN111224535B

    公开(公告)日:2024-10-15

    申请号:CN202010164044.3

    申请日:2020-03-11

    Abstract: 本发明涉及一种用于压接型功率模块动态特性测试的电容串联母排,包括:高压电容器组、低压电容器组、叠层母排、压接型模块以及压接型模块连接板;高压电容器组包括多个高压电容器,呈环形排布;低压电容器组包括多个低压电容器,呈环形排布;高压电容器组与低压电容器组通过叠层母排串联连接,关于叠层母排镜像对称;压接型模块包括第一压接型模块和第二压接型模块,均与叠层母排连接。本发明中上述电容串联母排避免了路径重叠,从而可以减小功率回路的长度,达到了减小直流母排寄生电感的目的,实现了电容内部杂散电感的抵消,实现了叠层母排与电容器整体的寄生电感优化。

    解耦碳化硅MOSFET退化状态的监测方法、存储介质及电子设备

    公开(公告)号:CN118112387A

    公开(公告)日:2024-05-31

    申请号:CN202410363304.8

    申请日:2024-03-28

    Abstract: 本发明涉及一种解耦碳化硅MOSFET退化状态的监测方法、存储介质及电子设备,其包括对碳化硅MOSFET构建双脉冲测试电路;利用双脉冲测试电路进行碳化硅MOSFET的导通暂态过程测试;根据碳化硅MOSFET的导通暂态过程测试获得监测碳化硅MOSFET退化的前兆参数;利用数值分析法分析获得影响前兆参数灵敏度的关键驱动配置参数;结合前兆参数和关键驱动配置参数判断分析碳化硅MOSFET的退化类型;该方法通过设定前兆参数来实现栅氧退化与封装退化的解耦,可以大大降低监测系统的复杂性,提高监测系统的可靠性,提高解耦的准确性;进而在完成退化类型的解耦后,可根据退化类型对系统实现有针对性的调控,可以大大提高装备的可靠性和运行效率。

    一种用于碳化硅MOSFET的在线老化状态监测方法

    公开(公告)号:CN118112386A

    公开(公告)日:2024-05-31

    申请号:CN202410363283.X

    申请日:2024-03-28

    Abstract: 本发明公开了一种用于碳化硅MOSFET的在线老化状态监测方法,属于碳化硅半导体器件状态监测领域。其技术方案为:一种用于碳化硅MOSFET的在线老化状态监测方法,包括以下步骤:构建综合考虑封装寄生参数的碳化硅MOSFET开关特性分析模型;根据分析模型推导漏极电流增加速率;根据漏极电流增加速率定义退化前兆参数,监测退化前兆参数是否大于零:是则判定碳化硅MOSFET发生退化,否则判定碳化硅MOSFET健康。本发明的有益效果是:本发明提供的一种用于碳化硅MOSFET的在线老化状态监测方法仅用单个监测量便可综合表征栅氧退化和键合线疲劳两种不同的退化类型、降低监测系统复杂性、提高状态监测系统可靠性。

    半导体器件的封装结构和封装方法

    公开(公告)号:CN117766470B

    公开(公告)日:2024-05-14

    申请号:CN202410190217.7

    申请日:2024-02-20

    Abstract: 本申请公开了一种半导体器件的封装结构和封装方法,该半导体器件的封装结构包括:绝缘基板,绝缘壳体,多个绝缘肋条和半导体器件,其中绝缘壳体位于绝缘基板的一侧以围成容纳空间,绝缘壳体具有顶面和侧壁,至少一个侧壁具有多个间隔设置的条状结构;多个绝缘肋条位于相邻的多个条状结构之间,绝缘肋条分别与顶面和条状结构所在的侧壁连接,相邻条状结构之间具有间隔区域,绝缘肋条在第一方向上具有相对的两端,绝缘肋条的两端突出于间隔区域,第一方向为绝缘基板指向绝缘壳体的方向;半导体器件设置于容纳空间中;该半导体的封装结构实现了在高电压、小电流的应用场景下满足了器件的高绝缘强度需求。

    压接型IGBT器件芯片电流在线测量系统

    公开(公告)号:CN109856441B

    公开(公告)日:2024-05-10

    申请号:CN201910297476.9

    申请日:2019-04-15

    Abstract: 本发明公开了一种压接型IGBT器件芯片电流在线测量系统,该系统包括:积分电路和至少两组PCB板,每组PCB板上设置有多个电流测量线圈,凸台从电流测量线圈中穿过,凸台电流等于芯片电流,电流测量线圈包括线圈骨架、第一导线和第二导线,第一导线一端和积分电路第一输入连接,第一导线环绕线圈骨架均匀缠绕成线圈绕组,第一导线另一端和第二导线一端连接,第二导线另一端和积分电路第二输入连接,积分电路根据电流测量线圈的电压信号确定芯片中的电流,本发明提出的在线测量系统能够集成在器件内部,实现对压接型IGBT器件中所有芯片中的电流同时在线测量。

    一种桥式同轴检流电阻
    19.
    发明公开

    公开(公告)号:CN117929825A

    公开(公告)日:2024-04-26

    申请号:CN202311711066.7

    申请日:2023-12-13

    Abstract: 本发明提供了一种桥式同轴检流电阻,属于电流检测领域,桥式同轴检流电阻包括电流流入端子、电流流出端子、同轴连接器、检流电阻器及补偿电感器;补偿电感器的一端与电流流入端子连接,另一端与同轴连接器的内导体连接;同轴连接器的外导体与电流流出端子连接;检流电阻器的一端连接至补偿电感器与电流流入端子之间,连接至同轴连接器的外导体与电流流出端子之间;同轴连接器的特征阻抗大于检流电阻器的电阻值;同轴连接器的特征阻抗与补偿电感器的电感值之比等于检流电阻器的电阻值与其寄生电感值之比。本发明采用检流电阻器和补偿电感器替代了传统同轴检流电阻的两个柱状金属壳,提高了电流测量的准确度及效率,同时降低了同轴检流电阻的成本。

    半导体器件的封装结构和封装方法

    公开(公告)号:CN117766470A

    公开(公告)日:2024-03-26

    申请号:CN202410190217.7

    申请日:2024-02-20

    Abstract: 本申请公开了一种半导体器件的封装结构和封装方法,该半导体器件的封装结构包括:绝缘基板,绝缘壳体,多个绝缘肋条和半导体器件,其中绝缘壳体位于绝缘基板的一侧以围成容纳空间,绝缘壳体具有顶面和侧壁,至少一个侧壁具有多个间隔设置的条状结构;多个绝缘肋条位于相邻的多个条状结构之间,绝缘肋条分别与顶面和条状结构所在的侧壁连接,相邻条状结构之间具有间隔区域,绝缘肋条在第一方向上具有相对的两端,绝缘肋条的两端突出于间隔区域,第一方向为绝缘基板指向绝缘壳体的方向;半导体器件设置于容纳空间中;该半导体的封装结构实现了在高电压、小电流的应用场景下满足了器件的高绝缘强度需求。

Patent Agency Ranking