-
公开(公告)号：CN113838498A
公开(公告)日：2021-12-24
申请号：CN202111138122.3
申请日：2021-09-27
Applicant: 华中科技大学
Abstract: 本发明公开了一种用于存内计算的数据复用运算电路及方法，针对含大量重复数据的矩阵，本发明只存储矩阵的最小重复单元，并设计了与之相应的数据复用运算电路及方法，其中，数据复用运算电路包括存储阵列、主处理器、片上缓存、地址译码器、多路复用器和读写控制电路；数据复用运算方法用于矩阵和向量的乘法操作，具体包括：查找矩阵的最小重复单元并存入存储阵列，将向量转换为模拟电压信号施加在存储阵列上，完成单个运算子周期内的运算操作，将所有运算子周期的运算结果重组为最终运算结果。本发明可将多个最小重复单元存入存储阵列进行矩阵向量乘法运算，因此可根据不同的计算场景设计存入存储阵列的最小重复单元的数量。
-
公开(公告)号：CN113506589A
公开(公告)日：2021-10-15
申请号：CN202110717321.3
申请日：2021-06-28
Applicant: 华中科技大学
Abstract: 本发明提供了一种稀疏矩阵存算系统及方法，属于微电子器件领域，系统包括：第一存储阵列用于存储稀疏矩阵非零元的坐标索引表；第二存储阵列用于存储稀疏矩阵的元素，同时作为稀疏矩阵乘法运算的原位计算核；分块存储调度单元用于将稀疏矩阵分块成若干子矩阵，按照不同的压缩格式将各子矩阵存储至第二存储阵列；且建立稀疏矩阵对应的索引表；第二外围电路用于将向量转换为电压信号，并将电压信号施加在稀疏矩阵的子矩阵对应的位线或字线上，完成稀疏矩阵与向量的乘法运算。
-
公开(公告)号：CN112182491A
公开(公告)日：2021-01-05
申请号：CN202010963263.8
申请日：2020-09-14
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于忆阻器阵列的沃尔什‑阿达马变换装置，属于微电子器件及电路领域，包括相连的处理器和至少一个电路结构。处理器用于将二元矩阵F中的元素映射为电压矩阵，并将等维的阿达马矩阵H拆分成HA和HB；每个电路结构包括：两个忆阻器阵列，分别用于写入HA和HB；再将输入电压矩阵分别施加到两个忆阻器阵列的字线上；多个减法器，与两个忆阻器阵列连接，用于将两个忆阻器阵列末端读取的电流进行减法得到电流矩阵；当存在多个电路结构时，将前一个电路结构的输出电流矩阵对应的电压矩阵作为后一个电路结构的输入电压，处理器再基于最后一个电路结构输出的电流矩阵获取目标变换矩阵W。本申请能够提高计算效率、降低能耗和减少延时。
-
公开(公告)号：CN117909286A
公开(公告)日：2024-04-19
申请号：CN202311872257.1
申请日：2023-12-31
Applicant: 华中科技大学
Abstract: 本发明公开了一种存算一体精简指令系统和模拟存算一体电路，属于微电子器件及电路领域。本发明所提供的指令系统极为精简，只需四条基础指令，其余复杂的运算功能均可通过这四条指令组合迭代来实现，规范化存算一体电路和上层软件系统的设计。本发明构建与上述精简指令系统对应的模块化电路结构，降低电路设计的复杂度，高度灵活，接口丰富，方便软件编程以及自定义配置，可以适用于多数复杂的运算场景；对于所有的存储器都适用，可以根据每一类存储器的特性进行调整定制。
-
公开(公告)号：CN117827103A
公开(公告)日：2024-04-05
申请号：CN202311735090.4
申请日：2023-12-15
Applicant: 华中科技大学
IPC: G06F3/06
Abstract: 本发明提供了一种字长拆分内容可寻址存储器系统，属于微电子技术领域，其中，匹配线部分激活内容寻址模块用于分块存储数据、实现部分搜索并向与门电路模块输出部分匹配结果；与门电路模块用于对多个匹配线部分激活内容寻址模块的部分匹配结果进行相与，并向主处理器输出最终匹配结果；主处理器用于控制匹配线部分激活内容寻址模块和与门电路模块；并用于向匹配线部分激活内容寻址模块输出搜索数据，接收最终匹配结果；其中，待存储数据按照字长切割，分别存储在不同匹配线部分激活内容寻址模块的子块中。本发明能够有效降低匹配线负载单元，提升感知裕度，从而降低感知放大器面积功耗，并且可以实现任意字长数据的存储和搜索。
-
Patent Agency Ranking
公开(公告)号：CN116386684A
公开(公告)日：2023-07-04
申请号：CN202310276728.6
申请日：2023-03-16
Applicant: 华中科技大学
Abstract: 本发明公开了一种可重构内容可寻址存储器系统及方法，其中，该系统包括：输入电压驱动模块，用于将主处理器输入的搜索数据由数字信号转换为模拟电压信号并作为内容可寻址存储器阵列的电压输入进行搜索；内容可寻址存储器阵列，用于存储数据，将以模拟电压形式输入的搜索数据和存储数据进行比对并以模拟电压或电流方式输出匹配程度；可配置电流/电压感知模块，用于把输入的模拟电压或电流转换为数字信号并将结果返回给主处理器；主处理器，用于根据该数字信号分析得到每一条存储数据与搜索数据的匹配结果。本发明能在同一阵列和电路中实现可配置的两种搜索功能，有效减少额外的阵列和电路开销。
-
公开(公告)号：CN115861061A
公开(公告)日：2023-03-28
申请号：CN202211511130.2
申请日：2022-11-29
Applicant: 华中科技大学
Abstract: 本发明提供一种基于忆阻器的图像压缩系统及方法，图像压缩系统包括：第一存储子阵列、第二存储子阵列、输入编码模块、输出编码模块、存储模块和频率信号编码模块；图像信息通过输入编码模块转换为可处理的信号，将沃尔什‑哈达玛变换算子映射在存储子阵列中；完成图像压缩正变换后频率信息编码模块将得到的频率信息进行压缩处理；图像压缩系统会执行图像压缩的逆变换，图像压缩逆变换后的电流值通过输出编码模块后输出为压缩后的图像信息，即完成了图像压缩。本发明中的图像压缩采用沃尔什‑哈达玛变换，由于该变换的算子仅仅包括+1与‑1，所以仅需要1位精度的忆阻器件，这很大程度的降低了对器件性能的要求，同时也降低了器件调控编码的复杂度。
-
公开(公告)号：CN114863974A
公开(公告)日：2022-08-05
申请号：CN202210426488.9
申请日：2022-04-22
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于非线性忆阻器阵列的随机数产生器，包括：可变信号激励电路、非线性忆阻器阵列、ADC阵列和寄存器；非线性忆阻器阵列的输入端连接至可变信号激励电路的输出端，用于根据可变信号激励电路输出的激励电压信号输出模拟随机信号；ADC阵列用于读取模拟随机信号并将其转换为数字随机信号；寄存器用于暂存数字随机信号并输出随机数。激励电压信号的大小在非线性忆阻器阵列中非线性忆阻器的本征电压范围内取值。本发明可直接在存储器阵列上实现，不需要引入额外的电路，同时不受时间和空间的限制，可以在任意空闲或者非空闲的存储器上实现，因此具有极高的时间复用性和空间复用性；且提高了随机数生成的速度。
-
公开(公告)号：CN113506589B
公开(公告)日：2022-04-26
申请号：CN202110717321.3
申请日：2021-06-28
Applicant: 华中科技大学
Abstract: 本发明提供了一种稀疏矩阵存算系统及方法，属于微电子器件领域，系统包括：第一存储阵列用于存储稀疏矩阵非零元的坐标索引表；第二存储阵列用于存储稀疏矩阵的元素，同时作为稀疏矩阵乘法运算的原位计算核；分块存储调度单元用于将稀疏矩阵分块成若干子矩阵，按照不同的压缩格式将各子矩阵存储至第二存储阵列；且建立稀疏矩阵对应的索引表；第二外围电路用于将向量转换为电压信号，并将电压信号施加在稀疏矩阵的子矩阵对应的位线或字线上，完成稀疏矩阵与向量的乘法运算。
-
公开(公告)号：CN110827898B
公开(公告)日：2021-07-27
申请号：CN201910999054.6
申请日：2019-10-21
Applicant: 华中科技大学
IPC: G11C13/00
Abstract: 本发明属于微电子器件领域，提供了一种基于忆阻器的电压‑电阻式可逆逻辑电路及其操作方法。利用忆阻器阵列，包括字线、位线、忆阻单元和接地电阻，忆阻单元用作运算单元，包括输入单元和输出单元；各忆阻单元一端与字线连接，另一端与相应的位线连接，字线另一端与接地电阻连接；输入单元用于写入相应的输入信号，位线用于接收操作电压信号，运算结果以电阻的形式存于输出单元；本发明基于电压‑电阻逻辑，使用电压‑电阻信号同时参与运算的逻辑操作方式。电路结构具有可重构性，可逆运算不会存在信息丢失带来的能量损耗，且运算只需一步，减小了累积误差。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.025 seconds)
