公开(公告)号：CN114818563A

公开(公告)日：2022-07-29

申请号：CN202210472936.9

申请日：2022-04-29

Applicant: 北京轩宇信息技术有限公司

Inventor： 孙宇明 ,  曾霞 ,  江云松 ,  于志杰 ,  贾春鹏 ,  李铀 ,  王宏伟 ,  唐柳 ,  朱倩 ,  尤静 ,  姚春月 ,  童宗挺 ,  赵欢 ,  田甜

IPC: G06F30/3308 ,  G06F30/327

Abstract: 一种面向Verilog设计的异步事件冲突验证方法及系统，通过包括Verilog语言解析模块、基本器件识别模块、疑似异步事件自动化提取模块、异步事件端口确认模块的验证系统，通过静态分析的方法分析大规模逻辑设计异步事件疑似端口，通过人工分析的方法对输入和输出端口建模，最后通过仿真验证的方法核实问题，最终提升大规模逻辑设计产品的可靠性。

公开(公告)号：CN114297962A

公开(公告)日：2022-04-08

申请号：CN202111491603.2

申请日：2021-12-08

Applicant: 北京轩宇信息技术有限公司

Inventor： 王宏伟 ,  曾霞 ,  江云松 ,  唐柳 ,  孙宇明 ,  李铀 ,  马玉平 ,  张金巍

IPC: G06F30/33

Abstract: 本发明公开了一种自适应接口FPGA软硬件协同仿真加速系统。该系统包括：上位机和硬件板卡端，上位机包括仿真软件单元和通信单元，硬件板卡端包括主FPGA单元和从FPGA单元，仿真软件单元在运行仿真之前控制被测设计的配置流bit文件加载至从FPGA单元，并向主FPGA单元写入激励数据；通信单元负责仿真激励数据、仿真测试数据及被测设计配置数据的传输通信，根据用户测试需求选择PCIE XDMA或USB GPIF II其中一种通信方式；主FPGA单元接收被测FPGA设计仿真结果，并发送至通信单元；从FPGA单元根据激励数据对被测设计进行仿真测试，得到测试数据。本发明可以提高FPGA设计仿真验证的效率。

公开(公告)号：CN112364583A

公开(公告)日：2021-02-12

申请号：CN202011334416.9

申请日：2020-11-24

Applicant: 北京轩宇信息技术有限公司

Inventor： 王宏伟 ,  马玉平 ,  赵欢 ,  孙宇明 ,  李铀 ,  唐柳 ,  于志杰

IPC: G06F30/331 ,  G06F30/34 ,  G06F111/02

Abstract: 本申请公开了一种FPGA软硬件协同仿真系统及方法，该系统包括：上位机和FPGA板卡；其中，上位机，包括仿真软件单元和第一通信单元；所述仿真软件单元，用于根据预设的仿真时钟频率循环提取预设时间段内的仿真激励数据以及接收并显示所述FPGA板卡反馈的仿真结果数据；所述第一通信单元，用于将所述仿真激励数据发送给所述FPGA板卡，以及接收所述FPGA板卡基于所述仿真激励数据反馈的仿真结果数据；FPGA板卡，与所述仿真软件单元连接，用于装载被测FPGA设计工程，并根据所述仿真激励数据进行仿真运算得到所述仿真结果数据。本申请解决了现有技术中仿真测试的效率较低的技术问题。