一种基于FPGA的高分辨率彩色图像叠加系统及方法

    公开(公告)号:CN117714626A

    公开(公告)日:2024-03-15

    申请号:CN202311489689.4

    申请日:2023-11-09

    Abstract: 本发明属于图像处理技术领域,公开了一种基于FPGA的高分辨率彩色图像叠加系统及方法,该系统包括DSP、FPGA、外部视频产生模块、SDI高清显示器和DDR存储器,其中,外部视频产生模块产生原始图像数据;DDR存储器用于将FPGA接收的图像进行帧缓存;DSP用于产生每帧图像的叠加控制指令信息和叠加控制数据;FPGA用于视频接收及根据DSP产生的叠加控制指令和叠加控制数据实现叠加;SDI高清显示器用于将叠加后的图像进行显示。本发明的字符叠加更具灵活性,叠加信息传输更快,传输的数据量更小,继而可支持的分辨率更高。本发明还具备FPGA图形叠加功能,降低DSP操作的复杂性,减少对DSP系统时间的占用,同时,还能实现任意位置任意大小的图形叠加显示。

    一种弹上信息处理嵌入式计算机的测试系统及测试方法

    公开(公告)号:CN117537865A

    公开(公告)日:2024-02-09

    申请号:CN202311422081.X

    申请日:2023-10-30

    Abstract: 本发明属于嵌入式计算机的测试领域,尤其涉及一种弹上信息处理嵌入式计算机的测试系统及测试方法,该测试系统包括PXI控制器、PXI机箱、功能测试板卡和测试线缆,还包括示波器板卡、万用表板卡、矩阵开关切换板卡和测试信号切换调理单元,矩阵开关切换板卡用于将示波器和万用表信号切换至被测产品的相应信号中,测试信号切换调理单元包括开关及控制部分和自检电路部分,其中开关的数量由被测产品的信号数量决定,每个信号需要2个单刀双掷开关。本发明实现对被测产品和测试系统的阻抗测试、功能测试和性能测试,提升测试自动化水平和测试效率,提升测试系统自身的自检和校准能力,缩短排除故障和缩短设备校准测试时间。

    一种弹载计算机信息采集PCM传输系统

    公开(公告)号:CN116974980A

    公开(公告)日:2023-10-31

    申请号:CN202310744062.2

    申请日:2023-06-21

    Abstract: 本发明是一种弹载计算机信息采集PCM传输系统,通过FPGA实现,包括:PCM组帧模块、PCM生成模块、AD配置模块、AD采集模块、模拟开关切换模块、LVDS模块、参数FLASH烧写模块以及数字量模块,其中,AD配置模块与AD采集模块电连接,AD采集模块与PCM组帧模块电连接、PCM组帧模块与PCM生成模块电连接,AD采集模块、模拟开关切换模块、PCM组帧模块、LVDS模块、参数FLASH烧写模块以及数字量模块均分别与DSP芯片电连接,模拟开关切换模块分别与AD采集模块、PCM组帧模块电连接,PCM组帧模块分别与LVDS模块、参数FLASH烧写模块以及数字量模块电连接。本发明能够节约产品体积,节省硬件功耗,通过在线修改帧格式表,能快速调整PCM帧内容,灵活收集信息,可减免环境试验,节约产品研制周期。

    一种弹载计算机及毁钥方法
    14.
    发明公开

    公开(公告)号:CN116776400A

    公开(公告)日:2023-09-19

    申请号:CN202310622427.4

    申请日:2023-05-29

    Abstract: 本发明属于数据安全技术领域,公开了一种弹载计算机及毁钥方法,所述弹载计算机,包括三次电源、密码芯片MCU、程序存储器FLASH、可编程逻辑器件FPGA、毁钥接收电路,以及外部通讯接口,所述密码芯片MCU接收外部指令进行毁钥;程序存储器FLASH用于存储密码芯片MCU进行运算处理的程序和可编程逻辑器件FPGA进行逻辑控制的程序。当收到毁钥指令后,进行程序存储器FLASH擦除程序,对密码芯片MCU的程序和可编程逻辑器件FPGA的程序进行擦除,擦除完成,则销毁密码芯片MCU内部RAM中的程序。本发明能够使弹载计算机在MCU+FPGA作为处理器时实现毁钥,保证系统在任何时候收到外部命令都可以进行毁钥,保障了遥测数据的安全性和可靠性。

    一种HDLC通用IP软核
    15.
    发明公开

    公开(公告)号:CN114143296A

    公开(公告)日:2022-03-04

    申请号:CN202111382921.5

    申请日:2021-11-22

    Abstract: 本发明涉及一种HDLC通用IP软核,属于嵌入式领域。本发明IP软核配合处理器协同工作,将时钟抖动和偏移较大的门控时钟改进为时钟使能,减少IP软核对全局时钟资源的依赖,同时减少门控时钟导致的时序不稳问题;该IP软核通过静态传递参数可配置使用模式及监控模式,兼顾功能多样性和资源合理性要求;该IP软核预留逻辑层接口支持处理器软件动态配置功能;处理器软件可配置波特率、中断使能模式、同步字个数及空闲位个数等;可以对用户字段的通信协议进行自定义,保证传输协议的灵活性。用户仅需要在可视化界面进行简单配置,便可成功移植到自己设计中,同时还提供数据加密功能。本发明的IP软核通用性强,适应大多数型号。

    一种传输速率多频点可配置的PCM频率配置系统及方法

    公开(公告)号:CN120017175A

    公开(公告)日:2025-05-16

    申请号:CN202510162963.X

    申请日:2025-02-14

    Abstract: 本发明属于信息编码传输技术领域,涉及一种传输速率多频点可配置的PCM频率配置系统及方法,该系统包括PCM传输速率配置参数读取模块、分频源时钟产生模块、分频源时钟选择模块、分频系数选择模块、PCM组帧模块和PCM产生模块,PCM传输速率配置参数读取模块,用于进行PCM传输速率配置参数M的读取加载;分频源时钟产生模块,用于产生分频源时钟;分频源时钟选择模块,用于确定分频源时钟CLK;分频系数选择模块,用于确定分频系数;PCM产生模块,用于产生固定频率的PCM时钟信号;PCM组帧模块,用于将下一时刻需要发送的PCM数据发送到PCM产生模块。本发明相比于常规的PCM频率配置方法,提高了配置的灵活性,能够快速满足不同应用场景中对于PCM传输速率的需求。

    一种基于存储数据自适应校验高鲁棒性FPGA存储与读取方法

    公开(公告)号:CN117555724A

    公开(公告)日:2024-02-13

    申请号:CN202311423088.3

    申请日:2023-10-30

    Abstract: 本发明属于信息技术领域,本发明提出一种基于存储数据自适应校验的高鲁棒性FPGA存储与读取方法,本发明考虑了FPGA在空间环境中进行存储与读取操作时面临的单粒子翻转等不良影响,基于当前存储有效数据的数据量大小以及外部存储空间的大小,自适应选取最适合当前存储数据的校验方式。相比于常规的FPGA硬件或软件可靠性设计,所提方法提高了FPGA与外部存储器件进行数据存储和读取的鲁棒性,提高FPGA工作可靠性,同时具有良好的适应性,能够普遍适应不同存储数据、不同大小存储空间,通过对校验方式的自适应选择,对当前存储数据进行可靠、适合的校验方式。

    一种弹上计算机便携式测试系统
    18.
    发明公开

    公开(公告)号:CN117539706A

    公开(公告)日:2024-02-09

    申请号:CN202311419024.6

    申请日:2023-10-30

    Abstract: 本发明涉及一种弹上计算机便携式测试系统,属于计算机测试领域。本发明将被测设备的所有接口功能集成与一体进行测试,将原本独立的RS422通信板卡、RS485通信板卡、1553B通信板卡、光通信板卡、输入开关量板卡、输出开关量板卡的功能全部集成在一张板卡中,实现原先的全部功能,代替原解决方案。应用于被测产品的应力筛选试验、环境试验等试验场景,可提高测试的通用化、自动化、智能化,缩短试验时间,节省设备开发以及试验成本。

    一种HDLC通用IP软核
    19.
    发明授权

    公开(公告)号:CN114143296B

    公开(公告)日:2024-01-30

    申请号:CN202111382921.5

    申请日:2021-11-22

    Abstract: 本发明涉及一种HDLC通用IP软核,属于嵌入式领域。本发明IP软核配合处理器协同工作,将时钟抖动和偏移较大的门控时钟改进为时钟使能,减少IP软核对全局时钟资源的依赖,同时减少门控时钟导致的时序不稳问题;该IP软核通过静态传递参数可配置使用模式及监控模式,兼顾功能多样性和资源合理性要求;该IP软核预留逻辑层接口支持处理器软件动态配置功能;处理器软件可配置波特率、中断使能模式、同步字个数及空闲位个数等;可以对用户字段的通信协议进行自定义,保证传输协议的灵活性。用户仅需要在可视化界面进行简单配置,便可成功移植到自己设计中,同时还提供数据加密功能。本发明的IP软核通用性强,适应大多数型号。

    一种计算机FPGA抗辐照方法
    20.
    发明公开

    公开(公告)号:CN117149531A

    公开(公告)日:2023-12-01

    申请号:CN202311145945.8

    申请日:2023-09-06

    Abstract: 本发明属于FPGA设计领域,具体公开了一种计算机FPGA抗辐照方法,本发明利用FPGA内部逻辑资源进行部分三倍冗余法备份、信号判读、逻辑处理、多备份、热检测,利用软核进行数据判断及刷新等技术手段,从而达到检错纠错,防止因辐照造成的FPGA软失效,用较低的改造成本保证空间型号电子设备的应用。

Patent Agency Ranking