-
公开(公告)号：CN105790761B
公开(公告)日：2019-01-04
申请号：CN201610100414.0
申请日：2016-02-24
Applicant: 北京大学(天津滨海)新一代信息技术研究院
IPC: H03L7/099
Abstract: 本发明涉及一种用于高频全数字锁相环的高精度数字控制振荡器，包括电感、电容阵列以及差分耦合对管，所述电容阵列包括粗调电容阵列和精调电容阵列，所述精调电容阵列包括若干高精度电容单元，所述高精度电容单元包括三个MOM电容和两个NMOS管，其中第三MOM电容分别与第一MOM电容和第二MOM电容的一端相连接，第一MOM电容和第二MOM电容的另一端分别与差分时钟输出连接，两个NMOS管的漏极分别接在第三MOM电容两端，两个NMOS管的栅极短接且连接控制字，两个NMOS管的源极短接且接地。本发明能够达到比工艺库中最小电容更小的最小有效电容值变化的设计要求，相比传统的数字控制振荡器具有明显的优势。
-
公开(公告)号：CN105790761A
公开(公告)日：2016-07-20
申请号：CN201610100414.0
申请日：2016-02-24
Applicant: 北京大学(天津滨海)新一代信息技术研究院
IPC: H03L7/099
CPC classification number: H03L7/0991 , H03L2207/50
Abstract: 本发明涉及一种用于高频全数字锁相环的高精度数字控制振荡器，包括电感、电容阵列以及差分耦合对管，所述电容阵列包括粗调电容阵列和精调电容阵列，所述精调电容阵列包括若干高精度电容单元，所述高精度电容单元包括三个MOM电容和两个NMOS管，其中第三MOM电容分别与第一MOM电容和第二MOM电容的一端相连接，第一MOM电容和第二MOM电容的另一端分别与差分时钟输出连接，两个NMOS管的漏极分别接在第三MOM电容两端，两个NMOS管的栅极短接且连接控制字，两个NMOS管的源极短接且接地。本发明能够达到比工艺库中最小电容更小的最小有效电容值变化的设计要求，相比传统的数字控制振荡器具有明显的优势。
-
公开(公告)号：CN105720972A
公开(公告)日：2016-06-29
申请号：CN201610027670.1
申请日：2016-01-15
Applicant: 北京大学(天津滨海)新一代信息技术研究院
IPC: H03L7/08
CPC classification number: H03L7/0807
Abstract: 本发明涉及一种用于高速数据传输接收器的投机式时钟数据恢复电路系统，包括由采样器、分接器、鉴相器、数字低通滤波器、解码器和相位差值器构成的环路；所述数字低通滤波器包含至少一级累加器，该累加器包括两个加法器、一个多路选择器和一个D触发器；所述鉴相器输出的超前或滞后的判决结果都作为所述累加器的输入，该累加器的两个加法器分别输出当前周期的超前或滞后两种可能的累加输出值，之后根据当前周期的鉴相器的输出值，控制多路选择器选择正确的累加器输出结果，并输入D触发器。本发明的投机式时钟数据恢复电路系统可为一阶、两阶或多阶，能够有效减少时钟数据环路的延时，提高系统的稳定性，增强对于抖动的抗干扰能力。
-
公开(公告)号：CN110113024B
公开(公告)日：2023-06-09
申请号：CN201910311122.5
申请日：2019-04-18
Applicant: 北京大学(天津滨海)新一代信息技术研究院
Abstract: 本申请公开了一种多相滤波电路，包括：第一多相滤波电路和RC电路，RC电路通过所述第一多相滤波电路的差分输入节点和中间节点接入所述第一多相滤波电路，所述第一多相滤波电路用于对输入的差分时钟信号滤波，所述RC电路用于产生电压，补偿第一多相滤波电路的中间节点，产生精度更高的四相时钟信号。所述多相滤波电路还包括第二多相滤波电路，所述第二多相滤波电路与第一多相滤波电路相连接，用于对四相时钟信号进行滤波。通过在输入节点和中间节点之间插入RC电路，生成能反映RC参数变化的中间节点电压VINT，用所述电压VINT补偿第一多相滤波电路的中间节点，能够显著降低输出时钟的误差并减少时钟的幅度衰减。
-
公开(公告)号：CN109802680B
公开(公告)日：2023-06-09
申请号：CN201811548958.9
申请日：2018-12-18
Applicant: 北京大学(天津滨海)新一代信息技术研究院
IPC: H03M1/46
Abstract: 本发明公开一种基于分数基准的电容阵列及模数转换器，基于分数基准的电容阵列包括参考电压缓冲器、第一信号输入端、第二信号输入端、第一电容阵列和第二电容阵列；第一电容阵列中所有电容的上极板分别与第一信号输入端及比较器的同相输入端连接；第二电容阵列中所有电容的上极板分别与第二信号输入端及比较器的反相输入端连接；参考电压缓冲器分别与第一电容阵列中所有电容的下极板及第二电容阵列中所有电容的下极板连接，为第一电容阵列及第二电容阵列提供第一基准电压及第二基准电压。本发明采用上极板采集信号，所有电容的下极板都连接到第一基准电压或第二基准电压，不需要引入额外的分数参考电压，参考电压缓冲器的设计难度低，结构简单。
-
Patent Agency Ranking
公开(公告)号：CN112994699B
公开(公告)日：2022-10-04
申请号：CN202110241457.1
申请日：2021-03-04
Applicant: 北京大学(天津滨海)新一代信息技术研究院
Abstract: 本申请公开了一种失调校准装置、逐次逼近型模数转换装置及失调校准方法。该用于逐次逼近型模数转换器的失调校准装置，包括第一触发器、第二触发器、加法器、计数器和电流型数字模拟转换器；所述第一触发器和所述第二触发器分别与所述加法器相连接，所述加法器、所述计数器和所述电流型数字模拟转换器依次连接。本申请提供的用于逐次逼近型模数转换器的失调校准装置，不需要额外的共模电压产生电路，也不需要考虑共模电压对失调电压的影响，并且通过电流型数字模拟转换器来存储电压也可以避免电荷泄漏的问题，能够实现较好的失调校准效果，不需要额外的共模产生电路，节省了资源，不会发生电荷泄漏。
-
公开(公告)号：CN113364711B
公开(公告)日：2022-07-19
申请号：CN202110522829.8
申请日：2021-05-13
Applicant: 北京大学(天津滨海)新一代信息技术研究院
IPC: H04L25/03
Abstract: 本发明公开了一种判决反馈均衡器，通过在判决反馈均衡器的求和器中增加一组与已有抽头单元电路结构相同的抽头单元，并将两个抽头单元中具有相同输入所对应的输出端连接至不同的差分传输线上，即第一抽头单元的第一输入端对应的第一输出端连接至负传输线，而第二抽头单元的第三输入端对应的第三输出端连接至正传输线，以及第一抽头单元的第二输入端对应的第二输出端连接至正传输线，而第二抽头单元的第四输入端对应的第四输出端连接至负传输线。从而，在上一级判决路径中使用的控制时钟发生变化后，两个抽头单元中产生的过冲电流正好抵消，使得求和器的抽头电流在采样窗口内稳定到目标值，避免出现判决错误的问题。
-
公开(公告)号：CN113381696A
公开(公告)日：2021-09-10
申请号：CN202110559052.2
申请日：2021-05-21
Applicant: 北京大学(天津滨海)新一代信息技术研究院
Abstract: 本申请公开了一种振荡器电路及锁相环电路，该振荡器电路包括电感、电容、四个晶体管、电流偏置电路、三个电阻和两个输出端；电感的一端、第一晶体管的第三引脚、第二晶体管的第一引脚及第四晶体管的第一引脚均连接电容的一端，电感的另一端、第二晶体管的第三引脚、第一晶体管的第一引脚及第三晶体管的第一引脚均连接电容另一端；第一晶体管的第二引脚及第二晶体管的第二引脚均连接电流偏置电路；第三晶体管的第二引脚、第四晶体管的第二引脚均连接第三电阻；第三晶体管的第三引脚连接第一电阻，第四晶体管的第三引脚连接第二电阻；正向输出端连接第一电阻，负向输出端连接第二电阻。该振荡器电路采用电阻偏置，降低了输出时钟信号的相位噪声。
-
公开(公告)号：CN113225073A
公开(公告)日：2021-08-06
申请号：CN202110465473.9
申请日：2021-04-28
Applicant: 北京大学(天津滨海)新一代信息技术研究院
IPC: H03L7/091
Abstract: 本申请公开了一种采样点优化的时钟数据恢复电路、方法、电子设备及存储介质。该电路包括：相位插值器，用于调整时钟相位；判决器组，用于将第一信号分别与0和正负参考电平相比较得到三路输出数据；分频器，用于降低来自相位插值器的时钟频率；解串器组，用于对三路输出数据进行解串，输出三路解串数据；鉴相器，用于基于三路解串数据和反馈参考数据产生指示信号；数字低通滤波器，用于对所有指示信号进行平均化并产生反馈参考数据；判决反馈均衡逻辑器，用于处理三路解串数据得到处理后数据；加法器，用于将处理后数据及外输入数据相加得到第一信号。本电路能够通过采样点优化恢复出更佳的眼图，恢复出的眼图具有更优的眼高、眼宽和时间裕度。
-
公开(公告)号：CN110113024A
公开(公告)日：2019-08-09
申请号：CN201910311122.5
申请日：2019-04-18
Applicant: 北京大学(天津滨海)新一代信息技术研究院
Abstract: 本申请公开了一种多相滤波电路，包括：第一多相滤波电路和RC电路，RC电路通过所述第一多相滤波电路的差分输入节点和中间节点接入所述第一多相滤波电路，所述第一多相滤波电路用于对输入的差分时钟信号滤波，所述RC电路用于产生电压，补偿第一多相滤波电路的中间节点，产生精度更高的四相时钟信号。所述多相滤波电路还包括第二多相滤波电路，所述第二多相滤波电路与第一多相滤波电路相连接，用于对四相时钟信号进行滤波。通过在输入节点和中间节点之间插入RC电路，生成能反映RC参数变化的中间节点电压VINT，用所述电压VINT补偿第一多相滤波电路的中间节点，能够显著降低输出时钟的误差并减少时钟的幅度衰减。
-
-
-
-
-
-
-
-
-
Search Results
54
records
(took 0.04 seconds)
