一种编码以及解码方法、装置、设备及介质

    公开(公告)号:CN113411274B

    公开(公告)日:2022-10-04

    申请号:CN202110529226.0

    申请日:2021-05-14

    Abstract: 本公开涉及一种编码以及解码方法、装置、设备及介质,编码方法包括:通过发送机判断当前的编码状态,根据当前的编码状态选择编码规则;选取2bit待编码数据,根据所述编码规则对所述待编码数据进行编码得到编码后的数据;根据当前的编码状态以及所述编码后的数据产生四个电平信号并将所述电平信号分别发送到不同的四个信道上。本公开在时域进行信道均衡,对于信号的高频分量和低频分量并不进行区分处理,因此不会恶化信号的信噪比;本公开的编码与解码过程为确定性过程,不依赖于前一时刻的数据,因此不存在反馈回路的时序限制,本方案能够达到的工作速度远高于判决反馈均衡器。

    采样点优化的时钟数据恢复电路、方法、设备及存储介质

    公开(公告)号:CN113225073B

    公开(公告)日:2022-04-08

    申请号:CN202110465473.9

    申请日:2021-04-28

    Inventor: 盖伟新 向潇

    Abstract: 本申请公开了一种采样点优化的时钟数据恢复电路、方法、电子设备及存储介质。该电路包括:相位插值器,用于调整时钟相位;判决器组,用于将第一信号分别与0和正负参考电平相比较得到三路输出数据;分频器,用于降低来自相位插值器的时钟频率;解串器组,用于对三路输出数据进行解串,输出三路解串数据;鉴相器,用于基于三路解串数据和反馈参考数据产生指示信号;数字低通滤波器,用于对所有指示信号进行平均化并产生反馈参考数据;判决反馈均衡逻辑器,用于处理三路解串数据得到处理后数据;加法器,用于将处理后数据及外输入数据相加得到第一信号。本电路能够通过采样点优化恢复出更佳的眼图,恢复出的眼图具有更优的眼高、眼宽和时间裕度。

    一种基于分数基准的电容阵列及模数转换器

    公开(公告)号:CN109802680A

    公开(公告)日:2019-05-24

    申请号:CN201811548958.9

    申请日:2018-12-18

    Abstract: 本发明公开一种基于分数基准的电容阵列及模数转换器,基于分数基准的电容阵列包括参考电压缓冲器、第一信号输入端、第二信号输入端、第一电容阵列和第二电容阵列;第一电容阵列中所有电容的上极板分别与第一信号输入端及比较器的同相输入端连接;第二电容阵列中所有电容的上极板分别与第二信号输入端及比较器的反相输入端连接;参考电压缓冲器分别与第一电容阵列中所有电容的下极板及第二电容阵列中所有电容的下极板连接,为第一电容阵列及第二电容阵列提供第一基准电压及第二基准电压。本发明采用上极板采集信号,所有电容的下极板都连接到第一基准电压或第二基准电压,不需要引入额外的分数参考电压,参考电压缓冲器的设计难度低,结构简单。

    一种基于动态补偿的低功耗参考电压电路系统

    公开(公告)号:CN109462398A

    公开(公告)日:2019-03-12

    申请号:CN201811288118.3

    申请日:2018-10-31

    Abstract: 本发明涉及参考电压设计领域,特别涉及了一种基于动态补偿的低功耗参考电压电路系统,包括:参考电压源电路、参考电压补偿电路以及负载电路,所述参考电压补偿电路与所述负载电路选择性地接入到所述参考电压电路的同一参考电压端,当所述负载电路从参考电压端获取正向电流时,所述参考电压补偿电路为所述参考电压端提供补偿电流,用以补偿所述参考电压端的电压下降。本发明的优点在于:1)基于动态补偿的参考电压缓冲器电路设计,利用电荷分享的原理,可以大大降低功耗和模数转换系统的面积,并间接提升模数转换器的转换速度;2)具有相应的动态调节电荷补偿的逻辑信号生成电路,用于实现快速的检测与响应。

    一种可线性调整均衡强度的RC负反馈均衡器电路

    公开(公告)号:CN106656880A

    公开(公告)日:2017-05-10

    申请号:CN201610843570.6

    申请日:2016-09-23

    Abstract: 本发明公开了一种可线性调整均衡强度的RC负反馈均衡器电路,其特征在于,RC负反馈均衡器电路的差分对源级之间接入一负反馈电阻阵列;其中,该负反馈电阻阵列包括并联的四条支路;第一支路晶体管M1,M1的漏级和源级分别连接一电阻,栅极接入控制字VC1;第二支路晶体管M2的漏级和源级分别连接一电阻,栅极接入控制字VC2;第三支路晶体管M3的漏级和源级分别连接一电阻,栅极接入控制字VC3;第四支路包括7个串联的电阻和若干晶体管,本发明通过拟合最优负反馈导纳曲线的方法确定反馈电阻阵列的结构和各个负反馈电阻的阻值,能够线性调整均衡强度的大小、有效地补偿高速数据通信的信号衰减,能用于各种数据通信收发器系统中。

    一种多路收发机结构
    6.
    发明授权

    公开(公告)号:CN111510175B

    公开(公告)日:2022-01-07

    申请号:CN202010300789.8

    申请日:2020-04-16

    Inventor: 盖伟新 华倩婷

    Abstract: 本发明公开了一种多路收发机结构,包括:伪随机码模块,用于生成多路伪随机码数据;差分编码模块,用于对伪随机码数据进行编码的方式得到并行差分编码数据;并串转换模块,用于将并行数据转换为串行数据;驱动器模块,用于将信号发送给信道;连续时间线性均衡模块,用于消除前标码间干扰以及减小后标码间干扰拖尾;干扰消除模块,用于消除第一级后标码间干扰;解码模块,将信号解码为二进制串行数据;串并转换模块,用于将二进制串行数据转换为并行数据。本发明能够同时均衡信号中的第一级后标码间干扰、多级后标码间干扰及前标码间干扰,还能够显著地提高数据传输速率,符合收发机速率不断提升的发展趋势。

    一种多路收发机结构
    7.
    发明公开

    公开(公告)号:CN111510175A

    公开(公告)日:2020-08-07

    申请号:CN202010300789.8

    申请日:2020-04-16

    Inventor: 盖伟新 华倩婷

    Abstract: 本发明公开了一种多路收发机结构,包括:伪随机码模块,用于生成多路伪随机码数据;差分编码模块,用于对伪随机码数据进行编码的方式得到并行差分编码数据;并串转换模块,用于将并行数据转换为串行数据;驱动器模块,用于将信号发送给信道;连续时间线性均衡模块,用于消除前标码间干扰以及减小后标码间干扰拖尾;干扰消除模块,用于消除第一级后标码间干扰;解码模块,将信号解码为二进制串行数据;串并转换模块,用于将二进制串行数据转换为并行数据。本发明能够同时均衡信号中的第一级后标码间干扰、多级后标码间干扰及前标码间干扰,还能够显著地提高数据传输速率,符合收发机速率不断提升的发展趋势。

    一种新型输出沿对称的高灵敏度灵敏放大器

    公开(公告)号:CN105788624B

    公开(公告)日:2019-01-04

    申请号:CN201610102425.2

    申请日:2016-02-23

    Inventor: 盖伟新 李士豪

    Abstract: 本发明涉及一种新型输出沿对称的高灵敏度灵敏放大器。该灵敏放大器使用的第一级脉冲产生器与传统结构相同,第二级的SR锁存器的结构由两个反相器以及6个PMOS(Mp1~Mp6)晶体管和6个NMOS(Mn1~Mn6)晶体管组成,采用CLK和CLKB为两相互补时钟控制。本发明的新型灵敏放大器结构具有Nikolic改良后结构的优点,其输出上升沿和下降沿非常对称;由于第二级引入时钟控制,第一级的负载管减少,从而使输出数据沿延迟减少,速度变得更快,同样功耗也减少了;而且因为判决瞬间第一级差分负载的对称性得到了极大的改善从而本结构具有非常高的灵敏度。

    逐次逼近型模数转换器、基于双比较器的纠错方法及装置

    公开(公告)号:CN109921795B

    公开(公告)日:2023-06-09

    申请号:CN201910069278.7

    申请日:2019-01-24

    Inventor: 盖伟新 何蔼

    Abstract: 本发明公开一种逐次逼近型模数转换器、基于双比较器的纠错方法及装置,逐次逼近型模数转换器包括数模转换器、第一比较器、第二比较器、逐次逼近逻辑电路、纠错逻辑电路和比较器时钟产生电路;第二比较器控制时钟比第一比较器控制时钟延后一定时长;两比较器均与数模转换器及逐次逼近逻辑电路连接;第一比较器接收数模转换器电压稳定前正负输出端信号并比较,将第一比较结果输给逐次逼近逻辑电路;第二比较器接收数模转换器电压稳定后正负输出端信号并比较,将第二比较结果输给逐次逼近逻辑电路;逐次逼近逻辑电路根据第一比较结果及第二比较结果纠错校正。本发明设置双比较器,通过第二比较器对第一比较器纠错校正,提高转换准确性及转换速率。

    一种可线性调整均衡强度的RC负反馈均衡器电路

    公开(公告)号:CN106656880B

    公开(公告)日:2019-09-06

    申请号:CN201610843570.6

    申请日:2016-09-23

    Abstract: 本发明公开了一种可线性调整均衡强度的RC负反馈均衡器电路,其特征在于,RC负反馈均衡器电路的差分对源级之间接入一负反馈电阻阵列;其中,该负反馈电阻阵列包括并联的四条支路;第一支路晶体管M1,M1的漏级和源级分别连接一电阻,栅极接入控制字VC1;第二支路晶体管M2的漏级和源级分别连接一电阻,栅极接入控制字VC2;第三支路晶体管M3的漏级和源级分别连接一电阻,栅极接入控制字VC3;第四支路包括7个串联的电阻和若干晶体管,本发明通过拟合最优负反馈导纳曲线的方法确定反馈电阻阵列的结构和各个负反馈电阻的阻值,能够线性调整均衡强度的大小、有效地补偿高速数据通信的信号衰减,能用于各种数据通信收发器系统中。

Patent Agency Ranking