一种3D氧化物半导体薄膜晶体管及其制备方法

    公开(公告)号:CN102709316A

    公开(公告)日:2012-10-03

    申请号:CN201210175109.X

    申请日:2012-05-30

    Applicant: 北京大学

    Abstract: 本发明公开了一种3D氧化物半导体薄膜晶体管及其制备方法。本发明的薄膜晶体管采用下层有源区、下层栅介质、栅电极的连续生长,以及上层栅介质、上层有源区的连续生长,能够极大减少有源层与栅介质的界面缺陷态,因而能极大地提高薄膜晶体管TFT的驱动能力。而且由于同一个栅电极能够同时控制两层有源区,进一步提高了TFT的驱动能力。使用本方法制备的薄膜晶体管具有较高开关比、较高开态电流、较陡的亚阈斜率等优良特性。因此,本发明具有较高的实用价值,有望广泛用于微电子和平板显示产业。进一步,如果控制上层和下层有源区的阈值电压不同,又能将多阈值技术集成到同一个TFT管子中,而这有望在像素驱动单元电路中得到广泛的应用。

    一种顶栅自对准氧化锌薄膜晶体管的制备方法

    公开(公告)号:CN102437059A

    公开(公告)日:2012-05-02

    申请号:CN201110401730.9

    申请日:2011-12-06

    Applicant: 北京大学

    Abstract: 本发明公开了一种顶栅自对准氧化锌薄膜晶体管的制备方法。本发明的方法仅需要3块掩膜版,利用三次光刻制备出氧化锌薄膜晶体管;采用自对准方法将沟道区外的栅介质层和栅电极的这两层光刻胶一起剥离,然后对暴露出的沟道区两端的半导体层进行处理减小其电阻以形成低电阻的源区和漏区。本发明由于实现栅介质层和栅电极的自对准,从而有效地减小寄生电容、寄生电阻,提高栅控能力,对提高薄膜晶体管器件自身性能和实现高速薄膜晶体管电路等具有积极效果,同时大大的降低了工艺难度,节约制造成本,提高成品率。

Patent Agency Ranking