基于相位梯度的地表形变探测方法、装置、设备及介质

    公开(公告)号:CN114563785A

    公开(公告)日:2022-05-31

    申请号:CN202210092743.0

    申请日:2022-01-26

    Applicant: 北京大学

    Inventor: 王腾 付铝 张琦

    Abstract: 本申请公开了一种基于相位梯度的地表形变探测方法、装置、设备及介质,所述方法包括:采用合成孔径雷达干涉测量得到时间序列干涉图;根据所述时间序列干涉图计算形变相位梯度;叠加计算出来的所述形变相位梯度,并对叠加的形变相位梯度进行解缠运算,得到解缠后的绝对相位梯度;将解缠后的绝对相位梯度输入预训练的局部地表形变识别模型,识别出形变区域。根据本申请实施例提供的基于相位梯度的地表形变探测方法,不仅提高了地表形变探测的准确性和可靠性,而且降低了从时间序列分析获取的速率图中识别局部形变信号的难度,极大地提升了大范围内局部形变信号的探测效率,同时计算成本也得到了极大地降低。

    集成电路下层硬件映射方法、数据控制流生成方法及装置

    公开(公告)号:CN102054109B

    公开(公告)日:2014-03-19

    申请号:CN201010622446.X

    申请日:2010-12-31

    Abstract: 本发明公开了一种集成电路下层硬件映射方法及装置,通过对描述集成电路算方法的计算机语言程序进行分析,并将其映射为描述集成电路算法的数据控制流图,再转换为相应的算子时空图,并对数据控制流图进行时序约束,从而根据时序标注对算子时空图进行聚类压缩,再生成集成电路下层硬件电路逻辑描述,从而创造了一种从计算机语言到集成电路下层硬件电路逻辑描述的映射工具,标准化地实现了集成电路从C或MATLAB等语言生成下层硬件的过程,实现起来方便快捷。本发明公开的数据控制流生成方法及装置通过对计算机语言程序分析得到其相应的数据相关性、数据可并行性和相应控制信息等,从而生成相应的数据控制流图,帮助硬件工程师进行硬件设计。

    视频编解码器网络提取层NAL模块及实现方法

    公开(公告)号:CN102123286B

    公开(公告)日:2013-05-01

    申请号:CN201010619891.0

    申请日:2010-12-31

    Abstract: 本发明公开了一种视频编码器的网络提取层NAL模块,包括:用于控制数据输出的数据选择功能块、用于将数据选择功能块输出码流进行拼接的码流拼接功能块、用于将码流拼接功能块输出码流拆分的拆分功能块、用于判断是否需要插入字节并根据判断结果进行处理的插入功能块、以及用于将插入功能块输出结果拼接的码流组合功能块。本发明可提高硬件设计的效率。

    一种单芯片异步通信接口
    15.
    发明公开

    公开(公告)号:CN102185760A

    公开(公告)日:2011-09-14

    申请号:CN201110091144.9

    申请日:2011-04-12

    Abstract: 本发明公开了一种单芯片异步通信接口。本发明的单芯片异步通信接口包括时用于提供时钟信号的时钟模块;用于同外部网络进行异步握手通信,并产生控制信号控制数据的输入,以及经过处理后的数据的输出,同时控制时钟模块的启停的输入输出控制器;以及用于根据输入输出控制器的控制信号对输入的数据流进行分发,处理和同步,并将处理后的数据输出至外部网络的同步块。本发明的单芯片异步通信接口通过同步块在时钟的驱动下,根据输入输出控制器的控制信号完成对输入的外部网络数据的同步和处理,并将处理后的数据输出至外部网络,从而满足了异步通信网络之间的数据同步和传输,进而实现网络中不同IP核之间的互连。

    集成电路下层硬件映射方法、时空图生成方法及装置

    公开(公告)号:CN102054107A

    公开(公告)日:2011-05-11

    申请号:CN201010619832.3

    申请日:2010-12-31

    Abstract: 本发明公开了一种集成电路下层硬件映射方法及装置,通过对描述集成电路算方法的计算机语言程序进行分析,并将其映射为数据控制流图,再转换为算子时空图,并对该数据控制流图进行时序约束,从而根据时序标注对算子时空图进行聚类压缩,再生成集成电路下层硬件电路逻辑描述,从而创造了一种从计算机语言到集成电路下层硬件电路的映射工具,标准化地实现了集成电路从C或MATLAB等语言生成下层硬件的过程,实现起来方便快捷。本发明公开的算子时空图生成方法及装置通过根据数据控制流中数据流的数据相关性将其展开,并调用算子将数据控制流图转换为算子时空图,根据本方法得到的电路,不仅版图规整性加强,并且能够实现低功耗的优化设计。

    视频编解码器网络提取层NAL模块及实现方法

    公开(公告)号:CN102123286A

    公开(公告)日:2011-07-13

    申请号:CN201010619891.0

    申请日:2010-12-31

    Abstract: 本发明公开了一种视频编码器的网络提取层NAL模块,包括:用于控制数据输出的数据选择功能块、用于将数据选择功能块输出码流进行拼接的码流拼接功能块、用于将码流拼接功能块输出码流拆分的拆分功能块、用于判断是否需要插入字节并根据判断结果进行处理的插入功能块、以及用于将插入功能块输出结果拼接的码流组合功能块。本发明可提高硬件设计的效率。

    用于视频编码器的整数变换装置及其实现方法

    公开(公告)号:CN102045569A

    公开(公告)日:2011-05-04

    申请号:CN201010619784.8

    申请日:2010-12-31

    Abstract: 本发明公开了一种用于视频编码器的整数变换装置,包括用于单步整数变换和整数反变换的变换功能块、用于单步量化和反量化的量化反量化功能块、用于存储的存储转置功能块、用于选择输入的多选功能块、用于选择输出的分发功能块、以及控制功能块。本发明有利于预测的匹配性和解码图像的准确性,还可提高硬件设计的效率。

Patent Agency Ranking