-
公开(公告)号:CN103227283B
公开(公告)日:2015-05-13
申请号:CN201310141859.X
申请日:2013-04-22
Applicant: 北京大学
Abstract: 本发明涉及一种基于TaOx的自整流阻变存储器及其制备方法,制备方法为:1)在衬底制备底电极,通过光刻形成底电极图形;2)对底电极图形区域进行n+/p+离子重掺杂形成底电极;3)在底电极上制备TaOx薄膜,根据底电极的掺杂类型和TaOx杂质能级范围,选择顶电极材料;4)在氧化薄膜上溅射并图形化顶电极,完成制备,得到图形化的衬底部分经过n+/p+重掺杂处理形成的底电极,在顶电极和底电极间的阻变薄膜上有一肖特基接触面和一欧姆接触面的阻变存储器。本发明采用重掺杂Si做基于TaOx的RRAM底电极,并合理选择顶电极和采用合适的操作方法,实现适用于高密度集成的与CMOS工艺完全兼容的自整流存储器。
-
公开(公告)号:CN103227284A
公开(公告)日:2013-07-31
申请号:CN201310169538.0
申请日:2013-05-09
Applicant: 北京大学
Abstract: 本发明涉及一种高一致性的高速阻变存储器及其制备方法,阻变存储器包括:底电极、阻变材料薄膜和顶电极,底电极在衬底上,阻变材料薄膜有金属掺杂,掺杂的金属同时满足低导热率和高吉布斯自由能。通过离子注入方法在阻变材料薄膜中注入相应的掺杂金属;本发明中掺杂的金属需要同时满足两个条件:1)金属氧化物对应的金属与氧反应生成氧化物的吉布斯自由能低于掺杂金属对应的吉布斯自由能;2)掺杂金属及对应氧化物的导热率低于阻变材料薄膜的导热率。本发明通过选择符合条件的阻变材料、掺杂材料,用RRAM常用工艺即可制备高一致性的高速阻变存储器,较好提高阻变存储器的性能。
-
公开(公告)号:CN103066207A
公开(公告)日:2013-04-24
申请号:CN201210576710.X
申请日:2012-12-26
Applicant: 北京大学
Abstract: 本发明实施例提供了阻变存储器及其制备方法,所述阻变存储器形成于衬底上,所述阻变存储器包括第一电极、阻变材料和第二电极,所述第一电极、阻变材料和第二电极均位于所述衬底表面,所述第一电极和所述第二电极相对设置,所述阻变材料位于所述第一电极和所述第二电极之间,且同时与所述第一电极和所述第二电极接触;所述第一电极与所述衬底的接触面面积大于所述第一电极与所述阻变材料相接触的第一接触面的面积,和/或所述第二电极与所述衬底的接触面面积大于所述第二电极与所述阻变材料相接触的第二接触面的面积。本发明实施例所提供的阻变存储器具有操作电流小、功耗低等优点。
-
公开(公告)号:CN104362251B
公开(公告)日:2017-01-04
申请号:CN201410601162.0
申请日:2014-10-30
Applicant: 北京大学
IPC: H01L45/00
Abstract: 本发明公开了一种阻变存储器及其制备方法,属于CMOS超大规模集成电路(ULSI)技术领域。该阻变存储器包括一衬底,衬底上设置绝缘层和底电极,在底电极上设有隔离层和第一层阻变薄膜,所述隔离层形成凹槽状器件区域,所述第一层阻变薄膜淀积在隔离层的凹槽内为U型状,第一层阻变薄膜的外侧壁与凹槽内侧壁之间为真空隔离层,第二层阻变薄膜覆盖在第一层阻变薄膜和隔离层上封闭了上述真空隔离层,顶电极设置在第二层阻变薄膜上。本发明在常规RRAM制备工艺基础上结合侧墙制备和腐蚀工艺,较方便地制得真空隔离层,有效抑制阻变器件与周围隔离材料的氧交换,并自然形成双层结构,进而极大的提高阻变器件的保持特性、耐久性和一致性。
-
公开(公告)号:CN102903845B
公开(公告)日:2015-05-13
申请号:CN201210333457.5
申请日:2012-09-10
Applicant: 北京大学
CPC classification number: H01L45/145 , H01L27/2409 , H01L27/2436 , H01L45/06 , H01L45/1233 , H01L45/1253 , H01L45/146 , H01L45/147 , H01L45/1608 , H01L45/1641
Abstract: 本发明提出一种具有抑制漏电特性的阻变存储器及其制备方法,可以抑制大规模RRAM十字交叉阵列中的Sneak电流。组成该阻变存储器的存储单元包括依次叠加的下电极、第一半导体型氧化物层、阻变材料层、第二半导体型氧化物层和上电极。半导体型氧化物可以是半导体型金属氧化物或者半导体型非金属氧化物。本发明通过在半导体型氧化物和金属电极间形成的肖特基势垒可以有效降低Sneak电流,并且制作工艺简单,可实现器件的高集成度。
-
公开(公告)号:CN104362251A
公开(公告)日:2015-02-18
申请号:CN201410601162.0
申请日:2014-10-30
Applicant: 北京大学
IPC: H01L45/00
Abstract: 本发明公开了一种阻变存储器及其制备方法,属于CMOS超大规模集成电路(ULSI)技术领域。该阻变存储器包括一衬底,衬底上设置绝缘层和底电极,在底电极上设有隔离层和第一层阻变薄膜,所述隔离层形成凹槽状器件区域,所述第一层阻变薄膜淀积在隔离层的凹槽内为U型状,第一层阻变薄膜的外侧壁与凹槽内侧壁之间为真空隔离层,第二层阻变薄膜覆盖在第一层阻变薄膜和隔离层上封闭了上述真空隔离层,顶电极设置在第二层阻变薄膜上。本发明在常规RRAM制备工艺基础上结合侧墙制备和腐蚀工艺,较方便地制得真空隔离层,有效抑制阻变器件与周围隔离材料的氧交换,并自然形成双层结构,进而极大的提高阻变器件的保持特性、耐久性和一致性。
-
公开(公告)号:CN103682095A
公开(公告)日:2014-03-26
申请号:CN201310717874.4
申请日:2013-12-23
Applicant: 北京大学
IPC: H01L45/00
Abstract: 本发明公开了一种具有选择特性的阻变存储器及其制备方法。本发明的阻变存储器包括:顶电极、底电极以及二者之间的功能层;其中,功能层包括第一氧化层和第二氧化层;第一氧化层为靠近顶电极的完全配比的氧化层;第二氧化层为靠近底电极的非完全配比的氧化层。本发明采用分两次淀积功能层,形成具有氧组分不同的两层氧化层的功能层,靠近顶电极为完全配比的氧化层,而靠近底电极为非完全配比的氧化层;在顶电极与完全配比的氧化层之间势垒会明显提高,电子只能靠肖特基发射实现导电,低阻态具有非线性,器件具有选择特性。本发明在有效抑制误读现象的情况下,无需串联专门的选择管,工艺简单,成本低;并且与现有工艺兼容,有利于大规模工业生产。
-
公开(公告)号:CN103515534A
公开(公告)日:2014-01-15
申请号:CN201310471167.1
申请日:2013-10-10
Applicant: 北京大学
Abstract: 本发明公开了一种高一致性的阻变存储器及其制备方法,采用衬底硅的图形化区域做底电极并与选择性重掺杂相结合的方法,通过选择合适的离子注入方向,使电场能可控的集中到局域的尖峰范围内,从而使每次操作以及每个器件的阻变行为发生在同一位置,进而有效提高器件一致性。本发明采用较简单的工艺方法,即可制备高一致性阻变存储器,同时避免采用贵金属Pt做电极,更有利于工艺集成。
-
公开(公告)号:CN103227283A
公开(公告)日:2013-07-31
申请号:CN201310141859.X
申请日:2013-04-22
Applicant: 北京大学
Abstract: 本发明涉及一种基于TaOx的自整流阻变存储器及其制备方法,制备方法为:1)在衬底制备底电极,通过光刻形成底电极图形;2)对底电极图形区域进行n+/p+离子重掺杂形成底电极;3)在底电极上制备TaOx薄膜,根据底电极的掺杂类型和TaOx杂质能级范围,选择顶电极材料;4)在氧化薄膜上溅射并图形化顶电极,完成制备,得到图形化的衬底部分经过n+/p+重掺杂处理形成的底电极,在顶电极和底电极间的阻变薄膜上有一肖特基接触面和一欧姆接触面的阻变存储器。本发明采用重掺杂Si做基于TaOx的RRAM底电极,并合理选择顶电极和采用合适的操作方法,实现适用于高密度集成的与CMOS工艺完全兼容的自整流存储器。
-
公开(公告)号:CN102903845A
公开(公告)日:2013-01-30
申请号:CN201210333457.5
申请日:2012-09-10
Applicant: 北京大学
CPC classification number: H01L45/145 , H01L27/2409 , H01L27/2436 , H01L45/06 , H01L45/1233 , H01L45/1253 , H01L45/146 , H01L45/147 , H01L45/1608 , H01L45/1641
Abstract: 本发明提出一种具有抑制漏电特性的阻变存储器及其制备方法,可以抑制大规模RRAM十字交叉阵列中的Sneak电流。组成该阻变存储器的存储单元包括依次叠加的下电极、第一半导体型氧化物层、阻变材料层、第二半导体型氧化物层和上电极。半导体型氧化物可以是半导体型金属氧化物或者半导体型非金属氧化物。本发明通过在半导体型氧化物和金属电极间形成的肖特基势垒可以有效降低Sneak电流,并且制作工艺简单,可实现器件的高集成度。
-
-
-
-
-
-
-
-
-