一种环形振荡电路、环形振荡器及其实现方法

    公开(公告)号:CN103684354B

    公开(公告)日:2015-01-07

    申请号:CN201310190432.9

    申请日:2013-05-21

    Abstract: 本发明公开了一种环形振荡电路、环形振荡器及其实现方法,涉及电信技术领域,解决了现有技术中环形振荡电路器件要求精度高的技术问题。其中,该电路包括:电流偏置产生电路和环形振荡器级电路;所述环形振荡器级电路包括至少一级的第一种反相器和至少一级的第二种反相器;所述电流偏置产生电路与所述第一种反相器耦合;所述第一种反相器的输出端与第二种反相器的输入端连接,并且,第二种反相器的输出端与第一种反相器的输入端连接。

    一种环形振荡电路、环形振荡器及其实现方法

    公开(公告)号:CN103684354A

    公开(公告)日:2014-03-26

    申请号:CN201310190432.9

    申请日:2013-05-21

    Abstract: 本发明公开了一种环形振荡电路、环形振荡器及其实现方法,涉及电信技术领域,解决了现有技术中环形振荡电路器件要求精度高的技术问题。其中,该电路包括:电流偏置产生电路和环形振荡器级电路;所述环形振荡器级电路包括至少一级的第一种反相器和至少一级的第二种反相器;所述电流偏置产生电路与所述第一种反相器耦合;所述第一种反相器的输出端与二种反相器的输入端连接,并且,第二种反相器的输出端与第一种反相器的输入端连接。

    一种真随机数后处理装置及方法

    公开(公告)号:CN104636115B

    公开(公告)日:2017-12-15

    申请号:CN201310566372.6

    申请日:2013-11-14

    Abstract: 本发明公开了一种真随机数后处理装置及方法,其中,该装置包括:真随机数发生模块、伪随机数发生模块、伪随机数初值存储模块和异或模块;所述真随机数发生模块产生真随机数并向所述异或模块发送所述真随机数,所述伪随机数发生模块产生伪随机数并向所述异或模块发送所述伪随机数,所述异或模块在接收到所述真随机数和所述伪随机数后,对所述真随机数和所述伪随机数进行异或处理,并输出异或处理的结果,所述伪随机数初值存储模块将存储的伪随机数初始值发送给所述伪随机数发生模块。通过本发明提供的真随机数后处理装置,避免因伪随机数初始化而存在系统延迟,可以提高处理速度。

    一种基于LTE230的中频信号处理装置和方法

    公开(公告)号:CN104768190A

    公开(公告)日:2015-07-08

    申请号:CN201510233006.8

    申请日:2015-05-08

    Abstract: 本发明公开了一种基于LTE230的中频信号处理装置和方法,其中,该方法装置:下行信号处理单元,下行信号处理单元包括下行一级信号处理单元和下行二级信号处理单元;下行一级信号处理单元包括:M个下行一级混频器、下行半带滤波器,M为大于等于1的正整数;下行二级信号处理单元包括:下行二级混频器、下行CIC滤波器、下行低通滤波器;M个下行一级混频器依次通过下行半带滤波器、下行二级混频器、下行CIC滤波器与下行低通滤波器相连。本发明的基于LTE230的中频信号处理装置和方法,可同时处理的子带数远超公网应用中的子带数;而且在最窄25KHz的子带带宽能提供优异的邻频抑制能力。

    一种真随机数后处理装置及方法

    公开(公告)号:CN104636115A

    公开(公告)日:2015-05-20

    申请号:CN201310566372.6

    申请日:2013-11-14

    Abstract: 本发明公开了一种真随机数后处理装置及方法,其中,该装置包括:真随机数发生模块、伪随机数发生模块、伪随机数初值存储模块和异或模块;所述真随机数发生模块产生真随机数并向所述异或模块发送所述真随机数,所述伪随机数发生模块产生伪随机数并向所述异或模块发送所述伪随机数,所述异或模块在接收到所述真随机数和所述伪随机数后,对所述真随机数和所述伪随机数进行异或处理,并输出异或处理的结果,所述伪随机数初值存储模块将存储的伪随机数初始值发送给所述伪随机数发生模块。通过本发明提供的真随机数后处理装置,避免因伪随机数初始化而存在系统延迟,可以提高处理速度。

Patent Agency Ranking